本公开涉及用于在通信或广播系统中进行信道编码/解码的方法和装置。更具体地，本公开涉及用于低密度奇偶校验(ldpc)编码和解码的方法和装置，其支持各种输入长度和各种码率。相关技术描述为了满足第四代(4g)通信系统商业化以来增加的对无线数据流量的需求，已经努力开发改进的第5代(5g)通信系统或pre-5g通信系统。这是5g或pre-5g通信系统被称为超4g网络通信系统或后长期演进(lte)系统的原因。为了实现高数据速率，正在考虑在毫米波(mmwave)频带(例如，60ghz频带)下部署5g通信系统。为了减轻传播路径损耗并增加毫米波频带中的传播距离，已经针对5g通信系统对波束成形、大量多输入多输出(mimo)、全维mimo(fd-mimo)、阵列天线、模拟波束成形和大规模天线技术进行了讨论。此外，为了改进系统网络，已经针对5g通信系统开发了诸如演进小型小区、高级小型小区、云无线电接入网络(云ran)、超密网络、设备到设备(d2d)通信、无线回程、移动网络、协作通信、协调多点(comp)以及接收到的干扰消除的技术。此外，已经针对5g通信系统开发了诸如混合频移键控(fsk)和正交幅度调制(qam)调制(fqam)和滑动窗叠加编码(swsc)的高级编码调制(acm)技术，以及诸如滤波器组多载波(fbmc)和非正交多路访问(noma)以及稀疏代码多路访问(scma)的高级访问技术。在通信或广播系统中，链路性能可能由于噪声、衰落和符号间干扰(isi)而大大降低。因此，需要克服噪声、衰落和isi的技术来实现要求高数据吞吐量和高可靠性的高速数字通信或广播系统，诸如下一代移动通信、数字广播和便携式互联网。为了克服噪声，作为通过有效地恢复信息失真来提高通信可靠性的方法，最近已经积极研究了纠错码。低密度奇偶校验(ldpc)码最初是在20世纪60年代由gallager开发的，并且很大程度上被忽略了很长一段时间，因为它们的计算复杂性对于当时的硬件技术来说太高。然而，在1993年，由berrou、glavieux和thitimajshima开发的涡轮码(turbocode)是被显示为接近香农极限或信道容量执行的第一个编码。除了对涡轮码的性能和特性的多种解释之外，还对迭代解码和基于图的信道编码进行了广泛的研究。涡轮码的成功导致了20世纪90年代后期ldpc码的重新发现。揭示了在表示ldpc码的tanner图上使用和积算法的迭代解码执行接近香农极限。尽管ldpc码通常由奇偶检验矩阵定义，但是可以使用称为tanner图的二分图来表示ldpc码。图1是示出根据相关技术的系统ldpc码字的结构的视图。参考图1，下面将描述系统ldpc码字。通过对包括kldpc位或符号的接收到的信息字102进行ldpc编码来生成包括nldpc位或符号的ldpc码字100。为了便于描述，假设为了输入包括kldpc位或符号的信息字102，生成包括nldpc位或符号的码字100。例如，对包括kldpc位的信息字102进行ldpc编码得到码字100，例如，码字是包括多个位的位流，并且码字位是所述码字的位。此外，信息字是包括多个位的位流，并且信息字位是所述信息字的位。在系统码的情况下，码字100被给出为其中表示奇偶校验位104。奇偶校验位104的数目n奇偶校验可以通过n奇偶校验＝nldpc-kldpc来计算。ldpc码是线性块码的形式，并且ldpc编码涉及确定满足由等式1描述的条件的码字。在此，在等式1中，h是奇偶校验矩阵，c是码字，ci是码字c的第i位，并且nldpc是ldpc码字的长度。在此，hi是奇偶校验矩阵h的第i列。奇偶校验矩阵h包括与ldpc码字的位数一样多的列，即，nldpc列。根据等式1，列hi与码字位ci之间的乘积之和是‘0’，这意味着每个第i个列hi与每个第i个码字位ci相关。参考图2，将描述ldpc码的图表示。图2示出根据相关技术的具有4行乘8列的奇偶校验矩阵h1和表示奇偶校验矩阵h1的tanner图。参考图2，由于奇偶校验矩阵h1包括8列，因此生成长度为8的码字。从奇偶校验矩阵h1生成的代码是ldpc码，并且所述列对应于8个编码位。参考图2，表示用于基于奇偶校验矩阵h1的编码和解码的ldpc码的tanner图包括八个变量节点x1202、x2204、x3206、x4208、x5210、x6212、x7214和x8216以及四个校验节点218、220、222和224。奇偶校验矩阵h1中的第i列和第j行分别表示变量节点xi和第j个校验节点。如果在奇偶校验矩阵h1中的第i列和第j行的项是一，即非零，则这意味着在图2所示的tanner图上的变量节点xi与第j个校验节点之间绘制边。ldpc码的tanner图上的变量节点或校验节点的度是连接到所述节点的边的数目。节点的度等于与ldpc码的奇偶校验矩阵中的节点对应的列或行中的非零项的数目。例如，变量节点x1202、x2204、x3206、x4208、x5210、x6212、x7214和x8216的度分别是4、3、3、3、2、2、2和2，并且校验节点218、220、222和224的度分别是6、5、5和5。类似地，与图2的变量节点对应的图2的奇偶校验矩阵h1的列中的非零数分别是4、3、3、3、2、2、2和2，并与图2的校验节点对应的图2的奇偶校验矩阵的行中的非零数分别是6、5、5和5。可以使用基于图2所示的二分图上的和积算法的迭代解码算法来对ldpc码进行解码。和积算法是消息传递算法的形式，其中通过二分图上的边交换消息，并且根据输入到变量节点或校验节点的消息来计算和更新输出消息。第i个编码位的值可以基于第i个变量节点的消息来确定。第i个编码位的值可以由硬判决和软判决中的任一种来确定。因此，ldpc码的第i位ci的性能对应于tanner图的第i个变量节点的性能。性能可以根据奇偶校验矩阵的第i列中的一的位置和数目来确定。换言之，码字的nldpc码字位的性能可以取决于奇偶校验矩阵中的一的位置和数目，这意味着ldpc码的性能显著地受奇偶校验矩阵影响。因此，为了设计具有优异性能的ldpc码，需要一种用于设计良好奇偶校验矩阵的方法。为了简化实现方式，通信或广播系统通常采用使用qc奇偶校验矩阵的准循环ldpc(qc-ldpc)码。qc-ldpc码典型地具有包括零矩阵或循环置换矩阵(其是小方阵)的奇偶校验矩阵。将给出关于qc-ldpc码的详细描述。首先，将lxl循环置换矩阵p＝(pi,j)定义为等式2。pi,j表示矩阵p的第i行和第j列的项(0≤i,j<l)。对于如上定义的置换矩阵p，pi(0≤i<l)是通过将lxl单位矩阵的元素向右循环移位i个位置而获得的循环置换矩阵。qc-ldpc码的最简单的奇偶校验矩阵h可以表示为等式3。设p-1被定义为lxl零矩阵。等式3中的每个循环置换矩阵或零矩阵的指数ai,j具有{-1,0,1,2,...,l-1}的值中的一个。等式3所描述的奇偶校验矩阵h具有m个行块乘n个列块，因此其大小为ml×nl。如果等式3的奇偶校验矩阵是满秩的，则与奇偶校验矩阵对应的qc-ldpc码的信息字位的大小显然是(n-m)l。为了便于描述，与信息字位对应的(n-m)个列块被称为信息字列块，并且与其他奇偶校验位对应的m个列块被称为奇偶校验列块。通常，在等式3的奇偶校验矩阵中对应地将每个循环置换矩阵和每个零矩阵替换为一和零而产生的m×n二进制矩阵被称为奇偶校验矩阵h的母矩阵m(h)，并且通过选择每个循环置换矩阵或零矩阵的指数产生的m×n整数矩阵被称为奇偶校验矩阵h的指数矩阵e(h)，如等式4所表达。同时，可以根据其奇偶校验矩阵来确定ldpc码的性能。因此，有必要为具有优良性能的ldpc码设计适当的奇偶校验矩阵。此外，需要支持各种输入长度和码率的ldpc编码或解码方法。提升(lifting)被用于有效设计qc-ldpc码。所述提升是通过以下方式高效地设计非常大的奇偶校验矩阵的技术：设定l从而以特定规则从给定的小型母矩阵确定循环置换矩阵或零矩阵的大小。相关技术的提升方案和相关技术的提升方案中所设计的qc-ldpc码的特性总结如下。在给定ldpc码c0的情况下，将通过提升设计的sqc-ldpc码表示为c1,...,cs，并且将每个qc-ldpc码的行和列块的大小表示为lk。ldpc码c0是具有作为奇偶校验矩阵的ldpc码c1,...,cs的母矩阵的最小ldpc码，并且ldpc码c0的行和列块的大小l0是1。为了便于描述，每个码ck的奇偶校验矩阵hk包括m×n指数矩阵其中每个指数具有从{-1,0,1,2,...,lk-1}的值中选择的值。提升按照c0->c1->...->cs的顺序执行，并且由l(k+1)＝q(k+1)lk表征(q(k+1)是正整数，k＝0,1,...,s-1)。鉴于提升的性质，一旦码cs的奇偶校验矩阵hs被存储，所有的qc-ldpc码c0,c1,...,cs都可以根据等式5的提升方案来表示。或者e(hk)≡e(hs)modlk…等式6在由等式5或等式6所描述的提升方案中，由于作为qc-ldpc码ck的奇偶校验矩阵的行块大小或列块大小的lk值处于多重关系，所以指数矩阵也以特定方法进行选择。由于通过提升设计的每个奇偶校验矩阵的代数或图特性得到改进，所以相关技术的提升方案有助于设计具有改进的错误底线特性的qc-ldpc码。然而，相关技术的提升方案的缺点在于，由于lk值之间的多重关系，每个代码的长度受到很大限制。例如，假定对每个lk值应用最小提升方案，诸如l(k+1)＝2*lk。在这种情况下，每个qc-ldpc码的奇偶校验矩阵的大小可以是2km×2kn。例如，如果在10个级别(s＝10)应用提升，则可能导致10个大小。由于上述原因，相关技术的提升方案在设计支持各种长度的qc-ldpc码方面不可行。然而，考虑到各种类型的数据的传输，典型的通信系统需要非常高级的长度兼容性。因此，在相关技术的方法中难以将ldpc码应用于通信系统。因此，需要一种支持各种输入长度和各种码率的用于ldpc编码和解码的方法和装置。以上信息仅作为背景信息呈现以帮助理解本公开。关于上述内容中的任何一个是否可用作关于本公开的现有技术，没有做出确定，也没有做出断言。技术实现要素：本公开的一个方面旨在解决至少上述问题和/或缺点，并且提供至少下述优点。因此，本公开的一个方面在于提供用于低密度奇偶校验(ldpc)编码和解码的方法和装置，其支持各种输入长度和各种码率。本公开的另一个方面在于提供用于使用奇偶校验矩阵的ldpc编码和解码的方法和装置，其支持各种输入长度和各种码率。根据本公开的一个方面，提供一种通信或广播系统中的信道编码方法。所述信道编码方法包括：读取与奇偶校验矩阵对应的第一序列；通过将预定规则应用于与奇偶校验矩阵对应的块大小和所述第一序列来将所述第一序列转换为第二序列；以及基于所述第二序列对信息位进行编码。所述块大小具有至少两个不同的整数值。根据本公开的另一个方面，提供一种通信或广播系统中的信道编码器。所述信道编码器包括：收发器，其被配置来发射和接收数据；存储器，其被配置来存储所述数据；以及至少一个处理器，其被配置来：读取与奇偶校验矩阵对应的第一序列，通过将预定规则应用于与奇偶校验矩阵对应的块大小和所述第一序列来将所述第一序列转换为第二序列，并且基于所述第二序列对信息位进行编码。所述块大小具有至少两个不同的整数值。根据本公开的另一个方面，提供一种通信或广播系统中的信道解码方法。所述信道解码方法包括：接收码字，所述码字基于第二序列进行编码，与奇偶校验矩阵对应的第一序列是通过将预定规则应用于与奇偶校验矩阵对应的块大小和所述第一序列来转换为所述第二序列的，以及对所述接收到的码字进行解码。所述块大小具有至少两个不同的整数值。根据本公开的另一个方面，提供一种通信或广播系统中的信道解码器。所述信道解码器包括：收发器，其被配置来发射和接收数据；存储器，其被配置来存储所述数据；以及至少一个处理器，其被配置来：接收码字，所述码字基于第二序列进行编码，与奇偶校验矩阵对应的第一序列是通过将特定规则应用于与奇偶校验矩阵对应的块大小和所述第一序列来转换为所述第二序列的，并且对所述接收到的码字进行解码。所述块大小具有至少两个不同的整数值。根据本公开的另一个方面，提供一种通信或广播系统中的信道解码方法。所述信道解码方法包括：接收码字；确定与奇偶校验矩阵对应的块大小；确定包括所确定块大小的集合；确定与所确定集合对应的第一序列；通过将特定规则应用于所述块大小和所述第一序列来将所述第一序列转换为第二序列；以及基于所述第二序列对所述接收到的码字进行解码。所述码字基于所述块大小和所述第二序列进行编码，并且所述块大小具有至少两个不同的整数值。根据本公开的另一个方面，提供一种通信或广播系统中的信道编码方法。所述信道编码方法包括：确定与奇偶校验矩阵对应的块大小；确定包括所确定块大小的集合；确定与所确定集合对应的第一序列；通过将特定规则应用于所述块大小和所述第一序列来将所述第一序列转换为第二序列；以及使用所述第二序列对信息位进行编码。所述块大小具有至少两个不同的整数值。从以下结合附图公开本公开的各种实施方式的详细描述，本公开的其他方面，优点和显着特征对于本领域技术人员将变得显而易见。附图简述在结合附图进行以下详述时，本公开的某些实施方案的上述和其他方面、特征和优点将变得更为显而易见，在附图中：图1是示出根据相关技术的系统低密度奇偶校验(ldpc)码字的结构的视图；图2是示出根据相关技术的具有四行和八列的ldpc码的奇偶校验矩阵h1以及表示奇偶校验矩阵h1的tanner图的视图；图3是根据本公开的实施方案的发射器的框图；图4是根据本公开的实施方案的接收器的框图；图5a和图5b是示出根据本公开的各种实施方案的用于ldpc解码的校验节点和变量节点处的消息传递操作的消息结构图；图6是根据本公开的实施方案的ldpc编码器的框图；图7和图8是示出根据本公开的各种实施方案的传送块的结构的视图；图9a和图9b是根据本公开的各种实施方案的交织器的框图；图10是根据本公开的实施方案的ldpc解码器的框图；图11是根据本公开的实施方案的ldpc解码器的框图；图12是示出根据本公开的另一实施方案的传送块的结构的视图图13a和图13b示出根据本公开的各种实施方案的具有id＝6和r＝1/3的奇偶校验矩阵；图14a、图14b、图14c、图14d和图14e是示出根据本公开的各种实施方案的考虑提升而设计的奇偶校验矩阵(指数矩阵)的视图；图15a、图15b、图15c、图15d和图15e是示出根据本公开的各种实施方案的考虑提升而设计的奇偶校验矩阵(指数矩阵)的视图；图16a、图16b、图16c、图16d是示出根据本公开的各种实施方案的考虑提升而设计的奇偶校验矩阵(指数矩阵)的视图；图17a和图17b是示出根据本公开的各种实施方案的准循环ldpc(qc-ldpc)码的循环性质的视图；图18是示出根据本公开的实施方案的扩展tanner图的视图；图19是示出根据本公开的实施方案的基于序列的ldpc编码方法的流程图；并且图20是根据本公开的实施方案的用于执行基于序列的ldpc编码的发发射器的框图。在整个附图中，相同参考标号将被理解成指代相同零件、组件和结构。具体实施方式提供关于参照附图的以下描述来帮助全面理解由权利要求书及其等同物限定的本公开的各种实施方式。它包括各种特定细节以帮助理解，但这些细节仅被视为示例性的。因此，本领域普通技术人员将认识到，在不脱离本公开的范围和精神的情况下，可以对本文所描述的各种实施方式进行各种改变和修改。此外，为了清楚和简明起见，可以省略对公知功能和构造的描述。在以下描述和权利要求书中使用的术语和词语不限于书面意义，而是仅由发明人使用以使得能够清楚且一致地理解本公开。因此，对于本领域技术人员应当显而易见的是，提供本公开的各种实施方式的以下描述仅用于说明目的，而不是为了限制由所附权利要求书及其等同物限定的本公开的目的。应当理解，除非上下面另有明确规定，单数形式“一”、“一个”和“所述”包括复数指示物。因此，例如，对“组件表面”的引用包括对一个或多个这样的表面的引用。术语“基本上”是指所列举的特征、参数或值不需要精确地实现，而是包括例如公差、测量误差、测量精度限制和本领域技术人员已知的其他因素的偏差或变化可以不排除影响旨在提供的特征的量发生。以下指数矩阵相当于与奇偶校验矩阵或指数矩阵对应的序列。以下块大小可以具有至少两个不同的整数值。本领域的技术人员将理解，在不脱离本公开的范围的情况下，本公开的主题可以在具有类似技术背景并具有轻微修改的其他系统中实现。根据附图和实施方案的以下详细描述，本公开的优点和特征以及实现它们的方法将变得显而易见。然而，本公开的实施方案可以用各种方式来实现，而不限于以下实施方案。提供本公开的各种实施方案以帮助全面理解本公开的范围和精神，并且本公开仅由所附权利要求及其等同物限定。相同的附图标记在说明书中表示相同的组件。虽然本公开在出于便于描述的目的存在与一个块对应的仅一个循环置换矩阵的理解下给出以下描述，但是同样的情况适用于一个块中包括多个循环置换矩阵的情况。根据本公开的实施方案，奇偶校验矩阵可以使用存储器来提取，预先在发射器或接收器中给出，或者直接在发射器或接收器中生成。发射器可以存储或生成与奇偶校验矩阵对应的序列或整数矩阵，并将所述序列或整数矩阵应用于编码。类似地，接收器可以存储或生成与奇偶校验矩阵对应的序列或方阵，并将所述序列或方阵应用于解码。图3是根据本公开的实施方案的发射器的框图。参考图3，发射器300可以包括分段器310、零填充器320、低密度奇偶校验(ldpc)编码器330、速率匹配器340和调制器350，以便处理可变长度的输入位。速率匹配器340可以包括交织器341和删余器/重发器/去零器342。图3所示的组件是对可变长度的输入位进行编码和调制的组件。组件可以被省略、修改或添加到发射器300。图4是根据本公开的实施方案的接收器的框图。参考图4，接收器400可以包括解调器410、速率去匹配器420、ldpc解码器430、去零器440和去分段器450，以便处理可变长度的信息。速率去匹配器420可以包括对数似然比(llr)插入器422、llr组合器423和去交织器424。图4所示的组件执行与图3所示的其对应物相对应的功能。组件可以被省略、修改或添加到接收器400。使得通过提升设计的s个ldpc码由c1,...,cs表示，并且使得每个ldpc码cz的奇偶校验矩阵hz中的行块或列块的大小由z(z＝1,...,s)表示。每个码cz的奇偶校验矩阵hz具有m×n指数矩阵其中每个指数是从{-1,0,1,2,...,z-1}的值中选择的值。尽管在本公开中指示零矩阵的指数被表示为-1，但为了系统的方便起见，可以将指数改变为不同值。因此，具有最大奇偶校验矩阵的ldpc码cs的指数矩阵被给出为用于获取的一般提升方案可以被表示为等式7。在等式7中，提升函数f(x，z)是由整数x和z定义的整数函数。例如，提升函数f(x，z)是由给定准循环ldpc(qc-ldpc)码的奇偶校验矩阵的指数、以及包括在qc-ldpc码的奇偶校验矩阵中的循环矩阵的大小确定的函数。在此上下文中，将简要描述本公开的提升方法。在提升方法中，使用对应于指数的整数和根据循环矩阵的尺寸zxz确定的z来转换为了定义ldpc码而给出的指数矩阵的指数，并且使用经转换的指数来执行ldpc编码或解码。本公开的实施方案提供了一种用于适当地选择函数f(x，z)作为指数矩阵转换规则并且根据所选择的函数f(x，z)来设计奇偶校验矩阵的方法。当函数f(x，z)针对每个z值具有不同值时，系统中的奇偶校验矩阵的实现增加了复杂性。因此，本公开涉及用于通过针对不同z值使用相同的f(x，z)值以降低的实现复杂度来最小化性能劣化的方法。换句话说，本公开的函数f(x，z)的特征在于，至少针对不同z值转换为相同指数矩阵。然而，不必总是对f(x，z)施加这个约束。表示包括在每个ldpc码的奇偶校验矩阵中的循环置换矩阵和零矩阵的指数可以由等式8或等式9确定。在等式8和等式9中，表示除以2k的余数，其中k是表示一个小于x的最大整数。首先，确定块大小z。可以基于指数矩阵信息或信息字的大小来确定块大小z。一旦确定了块大小z，就确定了块大小z所属的数字范围。更具体地说，参照等式8或等式9，如果设置了最大qc-ldpc码的奇偶校验矩阵中包括的循环置换矩阵的所有指数，则首先确定块大小z所属的数字范围。随后，确定所确定的范围的代表值(在所确定的范围中的特定值或预定值)，并且如果代表值不是表示零矩阵的值，则可以通过对代表值执行模运算来确定最终期望的qc-ldpc码的循环置换矩阵的指数。虽然在本公开的实施方案中，范围中的第一值被设置为范围的代表值，但是各种其他值可以用作代表值。作为参考，可能以各种方法来确定在等式8或等式9中块大小z所属的数字范围。例如，如等式10或等式11所示，可以通过根据z将k定义为来容易地进行所述确定。例如，可以简单地通过对块大小z应用系统集计算方法来执行用于确定块大小z所属的范围的运算和用于确定范围的代表值的运算。如上所述，本公开的实施方案可以使用包括在最大qc-ldpc码的奇偶校验矩阵中的循环置换矩阵来配置每个可能块大小z的奇偶校验矩阵。尽管在本公开中以模运算为例，但许多其他运算也是适用的。例如，可以使用等式12或等式13中描述的下方值(flooring)运算。在等式12或等式13中，ks是系统预设的常量。虽然是典型的，但可以根据系统要求来改变ks。表示除以的商(k可以是)。作为参考，可以如等式14或等式15所示的通过根据z将k定义为来容易地执行用于通过等式12或等式13确定块大小z所属的数字范围的运算。本公开的上述过程总结如下。如果在给定的通信或广播系统中给出关于奇偶校验矩阵的信息(即关于指数矩阵的信息)，则确定奇偶校验矩阵的块大小z，并且根据系统集方法通过基于块大小z来确定整数k。通过基于整数应用预定义计算方法来转换与奇偶校验矩阵的块相对应的序列，并且使用经转换的序列来执行编码和解码。作为参考，在等式12至等式15中将用作分母的原因将简要描述如下。如果应用如等式5中所述的现有技术的下方值提升，则给定指数矩阵的每个项乘以z/s。常规的整数除法和乘法增加了实现的复杂性。为了降低复杂度，可以容易地实现将值近似为以2为底数(2x或2-x)的形式的整数除法和乘法。如果来自其中2k≤z＜2k+1，则很明显的是因此，并且z/s可以近似为使用的下方值提升简化了实现。很明显的是，使用根据s或z范围的下方值可以进行近似。下面将描述以硬件来实现等式10、等式11、等式14和等式15的各种实施方案。在基于模运算的等式10和等式11中，当指数被表示为二进制数时，计算给定指数除以2k的余数等于只选择和输出第k数位和更低数位的位。例如，如果给定指数为118，则其二进制数为1110110。这里，通过仅选择第5数位和更低数位的位(即110110(＝25+24+22+21＝54))来获得指数除以26(＝64)的余数。当指数被表示为二进制数时，基于下方值以等式14和等式15计算给定指数除以的商等于只选择和输出从开始比第(ks-k)数位更高的数位的位。例如，如果s＝256，并且给定指数为157，则二进制数为10011101。如果针对z＝96，则对指数10011101执行下方值运算，计算将指数10011101除以22(＝4)的商等于只选择指数中比第二数位更高的数位的位，即100111(＝25+22+21+1＝39)，考虑到和ks-k＝2。当指数被表示为ks个位的二进制数时，可以将基于下方值的提升视为从开始选择k个位。例如，如果s＝256，给定指数为00100101，并且针对z＝96执行下方值运算，则计算将指数除以22(＝4)的商等于选择指数00100101的前6位，即001001(＝9)，考虑到和ks-k＝2。此外，显而易见的是，虽然范围是以2k为基础定义的，但范围也可能以3k为基础或以任何其他单位为基础来定义。范围可能不需要始终按照相同的规则进行设置。根据提升过程，范围可以被不同地设置，诸如2k≤z＜2k+1、2k+1≤z＜3·2k+1和3·2k+1≤z＜3·2k+2。尽管已经描述了当被施加提升的块大小z的范围被定义为li≤z＜li+1(i＝1，2，...)，每个第i范围的代表值被设置为li，所述代表值可以根据系统要求而改变。如果通过提升设计的s个ldpc码是c1,...,cs，并且作为行块大小或列块大小的z值每次以d递增，例如z＝{d,2*d,3*d,4*d,...,s*d}，而不是z值顺序增加，例如1,2,3,...,，则可以按照如等式16至等式23所表示的方式执行提升。以上已经在假定存在一个奇偶校验矩阵的情况下描述了提升方法。然而，如果使用多个奇偶校验矩阵，则提升可以支持更优异的编码性能。使得通过提升设计的s个ldpc码由c1,...,cs表示。如果行块和列块的大小z按照1,2,3,...的顺序增加，则将描述使用多个奇偶校验矩阵而不是单个奇偶校验矩阵来支持提升的方法。为了便于描述，将描述基于两个奇偶校验矩阵的提升的应用。ldpc码对应于至少两个不同大小的奇偶校验矩阵，并且可以使用不同的行块(或列块)大小和相同的序列(或整数矩阵)来定义奇偶校验矩阵。将简要总结等式8至等式23所描述的提升方法。如果2k≤z＜2k+1或者2k≤z/d＜2k+1，则对应于z的指数矩阵可以与具有z＝2k或z＝2kd的指数矩阵相同。换句话说，根据z的范围，可以从相同的指数矩阵获取多达2k个奇偶校验矩阵。然而，奇偶校验矩阵的代数特性是根据指数矩阵和奇偶校验矩阵中包含的置换矩阵的大小z确定的。如果更多奇偶校验矩阵具有相同的指数矩阵，则可能会增加性能劣化的可能性。因此，可以使用以下方法来以便根据每个z值减少相同指数矩阵的出现。首先假设两个指数矩阵。给予以应用序列转换。值得注意的是，假设指数矩阵的母矩阵是相同的。如在等式24或等式25中的那样，可以根据z值应用不同指数矩阵的转换。i)2k≤z＜3·2k-1ii)3·2k-1≤z＜2k+1i)2k≤z＜3·2k-1ii)3·2k-1≤z＜2k+1下面将描述等式24和等式25。首先，确定z值的范围并确定代表每个范围的整数。在等式24和等式25中，每个范围的第一个值被确定为范围的代表值。随后，根据z值范围或代表值选择多个指数矩阵中的一个，并且使用所选择的指数矩阵来执行指数矩阵变换。由于如等式24和等式25所述的那样使用两个指数矩阵，因此如果2k≤z＜2k+1，则2k-1个奇偶校验矩阵具有相同的指数矩阵。由于以这种方式减少了相同指数矩阵的出现次数，因此可以促进qc-ldpc码的设计并且可以进一步降低性能劣化。另一方面，由于应该有多个指数矩阵，并且应该更精细地定义z值范围，因此复杂度略微增加。因此，应当在适当考虑性能和复杂性的情况下应用提升。作为参考，等式25的ii)可以被改变为另一个类似的等式，诸如等式26，以便降低实现复杂度。ii)3·2k-1≤z＜2k+1将描述使用多个指数矩阵来支持提升的另一个实施方案。假设可用作行块大小或列块大小的值被给定如等式27。a,a+1,a+2,a+3,…,2a-2,2a-12a,2(a+1),2(a+2),…,2(2a-2),2(2a-1)4a,4(a+1),4(a+2),…,4(2a-2),4(2a-1)...在等式27中，a和s是任何正整数。块大小被分类为a个集合，如等式28所表示的。xi＝{(a+i),2(a+i),22(a+i)...,2s(a+i)},i＝0,1,2,...,a-1....等式28在集合xi中，整数是因子或倍数关系。因此，注意到可以通过针对每个集合xi的块大小应用相关技术的提升方案来生成一个指数矩阵。换句话说，可以从单个指数矩阵中生成支持集合xi中包括的块大小的所有指数矩阵。因此，一旦获得总共a个指数矩阵，就可以生成支持a个集合xi(i＝0,…,a-1)中包括的块大小的指数矩阵。通常，a个指数矩阵可以被转换为总共块大小为a*s的指数矩阵。尽管已经描述了在本公开的上述实施方案中支持的最小块大小和块大小被分类到的每个集合中的元素的数目都等于a，但是这不应被解释为限制本公开。因此，一旦发射器和接收器根据信息字大小确定块大小，它们就确定所述块大小所属的块大小集合(有待使用的指数矩阵)，并且使用针对所述块大小集合定义的指数矩阵来应用提升，从而实现适用于块大小的指数矩阵。例如，如果块大小如等式28中所描述的被分类并且块大小z根据发射器和接收器中的给定信息字大小来确定，则获得满足z＝2b(a+i)用于给定最小块大小a的非负整数b和i并且使用第i个指数矩阵来应用第b次提升，因此实现与块大小z对应的指数矩阵或奇偶校验矩阵。作为参考，可以用各种方式获得满足z＝2b(a+i)的非负整数b和i。例如，通过对满足z/2x＜a的第一个x设定b＝x-1，可以容易地获得b，同时将所确定的z值顺序地除以2。在获得b之后，通过z/2b-a＝i可以容易地获得i。如前所述，前述方法需要多个指数矩阵，因此略微增加了复杂度。然而，所述方法有利地提高了性能，因为可以应用对于属于每个集合xi的信息字长度几乎最佳的提升。将描述使用多个指数矩阵来支持提升的另一个实施方案。为了根据块大小获得多个指数矩阵，可以根据整数类型对块大小z进行分类。例如，块大小z可以表示为z＝qa+b，其中q、a和b都是非负整数。对于q＝4，块大小可以被分类为如等式29中所列举的。1，2，3，4，5，6，7，8，...4a+1,4a+2,4a+3,4(a+1)......等式29块大小可以被分类成等式30中所描述的多个集合。例如，块大小z被分组成一个或多个集合，每个集合包括4个块大小，并且每个集合被映射到基矩阵(例如，指数矩阵)。xb＝{x|x＝q(a-1)+b，a＝1，2，...}，b＝1，2，...，q...等式30对于序列转换，假定块大小z按照等式30进行分类，每个集合xb具有特定的指数矩阵，并且b个指数矩阵被给定为值得注意的是，假定相同的母矩阵对应于指数矩阵。可以根据z值应用不同指数矩阵的转换，如等式31或等式32所表示。尽管在假设提升被应用于对应于奇偶校验矩阵的整个指数矩阵的情况下描述了前述提升方法，但是为了便于描述，可以将提升应用于指数矩阵的一部分。例如，对于有效编码，与奇偶校验矩阵的奇偶校验位对应的部分矩阵通常具有特殊结构。在这种情况下，提升可能导致编码方法或复杂度的改变。因此，为了保持相同的编码方法或相同的复杂度，可以不应用提升，或者可以将与应用于对应于信息字位的指数矩阵的一部分的提升不同的提升应用于与奇偶校验矩阵的奇偶校验对应的指数矩阵的一部分。换言之，对于指数矩阵，应用于与信息字位对应的序列的提升和应用于与奇偶校验位对应的序列的提升可以被不同地设定。在这种情况下，提升可能不会应用于与奇偶校验位对应的全部或部分序列，因此可以固定地使用所述序列而无需进行序列转换。有待用于编码和解码的奇偶校验矩阵的信息可以通过在发射器和接收器中以相同方式执行前述提升方法来生成。例如，如果发射器和接收器都知道相同的指数矩阵和相同的提升方法，则一旦接收器获取关于在发射器中使用的z的信息，接收器就可以通过对存储的指数矩阵进行转换来获取关于由发射器使用的指数矩阵的信息。尽管发射器可以直接发射关于z值的信息，但接收器可以用不同的方式确定z值。在本公开的提升方法中，如果信息字列块的数目是kb，则支持的信息字大小kbz。例如，支持的信息字的粒度是kb位。因此，为了支持比kb位更小的信息字粒度，可以使用诸如缩短的方法。例如，如果有待支持的信息字长度是k，则首先确定满足kbz≥k的z值。当需要缩短时，信息字会按kbz-k位缩短。因此，可以容易地应用k-位信息字。因此，缩短位的最大长度可以是kb-1。这个操作可以概括如下。步骤1)z由等式33确定。步骤2)通过对z应用提升来生成支持长度kbz的奇偶校验矩阵的指数矩阵。步骤3)在基于指数矩阵的ldpc编码/解码中，考虑尺寸为kbz-k的缩短的信息字。同时，可以基于图2所示的二分图上的和积算法通过迭代解码算法来对ldpc码进行解码，并且和积算法是消息传递算法的形式。参考图5a和图5b，下面将描述用于ldpc解码的一般消息传递操作。图5a和图5b示出根据本公开的各种实施方案的用于ldpc解码的校验节点和变量节点处的消息传递操作。参考图5a，示出校验节点m500和连接到校验节点m500的多个变量节点510、520、530和540。tn',m是从变量节点n'510传递到校验节点m500的消息，并且en,m是从校验节点m500传递到变量节点n530的消息。将连接到校验节点m500的所有变量节点的集合定义为n(m)，并且将通过从集合n(m)中排除变量节点n530而获得的集合定义为n(m)\n。在这种情况下，基于和积算法的消息更新规则可以被表达为等式34。在等式34中，sign(en，m)表示消息en，m的符号，并且|en，m|表示消息en，m的幅值。同时，可以通过等式35给出函数φ(x)。同时，参考图5b，示出变量节点x550和连接到变量节点x550的多个校验节点560、570、580和590。ey',x表示从校验节点y'560传递到变量节点x550的消息，并且ty,x表示从变量节点x550传递到校验节点y580的消息。将连接到变量节点x550的所有变量节点的集合定义为m(x)，并且将通过从集合m(x)中排除校验节点y530获得的集合定义为m(x)\y。在这种情况下，基于和积算法的消息更新规则可以被表达为等式36。在等式36中，ex表示变量节点x的初始消息值。等式37可以决定节点x的位值。在这种情况下，可以根据px来决定与节点x对应的编码位。上面参考图5a和图5b描述的方法是通用解码方法，因此在此不再描述。然而，除了图5a和图5b所示的方法之外，可以使用其他方法来确定在变量节点与校验节点之间传递的消息值，如在『frankr.kschischang、brendanj.frey和hans-andrealoeliger，“factorgraphsandthesum-productalgorithm”，ieeetransactionsoninformationtheory，第47卷，第2期，2001年2月，第498-519页』中公开的。图6是根据本公开的实施方案的ldpc编码器的框图。参考图6，kldpc位可以形成ldpc编码器610的kldpcldpc信息位i＝(i0,i1,...,ikldpc-1)。ldpc编码器610可以通过对kldpcldpc信息字位进行系统ldpc编码来生成包括nldpc位的ldpc码字，λ＝(c0,c1,...,cnldpc-1)＝(i0,i1,...,ikldpc-1,p0,p1,...,pnldpc-kldpc-1)。如等式1所述，ldpc编码涉及用于按以下方式确定码字的操作：ldpc码字与奇偶校验矩阵之间的乘积可以是零向量。本公开的奇偶校验矩阵呈如等式3和等式4所定义的形式。在下文中，将给出对用于设计奇偶校验矩阵的方法及所述奇偶校验矩阵的使用方法的描述，以便解决相关技术的提升方法的长度兼容性问题。假定存在奇偶校验矩阵的母矩阵h1和奇偶校验矩阵的指数矩阵由于母矩阵h1显然仅包括0和1作为它的项，所以指数矩阵e(h1)仅包括表示零矩阵的-1或表示单位矩阵的0。以下是根据本公开的修改的基于模的提升方法。为了便于描述，提升的数字范围被定义为2k≤z＜2k+1，(k＝0，1，2，...)。最大z值为zmax。步骤1)如果则对于步骤2)k＝1。设定可以满足以下条件。条件1：如果则被确定成和之一。条件2：对于每个i和j，每个指数都满足条件3：如果k>a，则每个奇偶校验矩阵的tanner图不包括阶数为2和3的变量节点(位节点)之间的短循环(短循环是预定值。尽管短循环通常是指长度为4或6的循环，但根据给定母矩阵的大小来应用提升，它可以具有更长的长度。a是根据用以应用提升的给定母矩阵的大小确定的常数)。条件4：如果对于条件1的指数和生成相同的循环，则选择具有形成循环的变量节点的阶数的总和较大的情况。步骤3)应用k＝k+1，并且重复步骤2)直到对于应用基于模的提升方法的情况，所述方法是简单的设计方法。如果应用下方值(flooring)提升方法，则步骤2)的条件1和条件4表示如下。条件1'：如果则的值被确定成和之一。条件4'：如果对于条件1的指数和生成相同的循环，则选择具有循环中包括的变量节点的阶数的总和较大的情况。图3是示出根据本公开的实施方案的发射器的详细结构的框图。参考图3，发射器300可以包括分段器310、零填充器320、ldpc编码器330、速率匹配器340和调制器350，以便处理可变长度的输入位。图3所示的组件对可变长度的输入位进行编码和调制。当需要时，组件可以被省略、修改或添加到图3所示的组件。图3所示的ldpc编码器330可以执行图5所示的ldpc编码器500的操作。同时，发射器300可以确定必要的参数(例如，输入位长度、调制和码率(modcod)、用于零填充的参数、ldpc码的码率/码字长度、用于交织的参数、用于重复的参数、用于删余的参数以及调制方案)，基于所确定的参数对输入位进行编码，并将编码位发射到接收器400。如果输入位的可变数目大于预定值，则输入位可以被分段，使得每个段可以具有等于或小于预定值的长度。每个分段的块可以对应于一个ldpc码块。然而，如果输入位的数目等于或小于预定值，则输入位不被分段。输入位可以对应于一个ldpc码块。现在，将给出分段方法的详细描述。分段器310将输入位分段。在分段器311中将输入位分段的方法中，将b个输入位b0，b1，b2，b3，...，bb-1(b>0)输入到分段器310。如果b大于作为用于编码的输入位的最大数目kmax的预定值，则输入位被分段。用于编码的输入位的最大数目kmax是根据码率确定的，如表1所列。表1码率k最大k最小1/4204881/24096163/46144247/8716828表1可以根据系统而改变，并且也可以进行表2。表2码率k最大k最小8/930723846/923042884/915361921/33072384如果分段块的数目是c，则有待分段的位数目如下确定。如果输入位被分成至少两个分段，则输入位的两个分段分别进行ldpc编码，从而产生至少两个前向纠错(fec)帧。因此，需要至少两个fec帧来传输输入位。因此，分段器310可以通过等式38来计算fec帧的数目c。在等式38中，表示等于或大于x的最小整数。以下表示是可能的。如果b≤k最大l＝0码块的数目：c＝1b′＝b否则l＝24码块的数目：b′＝b+c·l结束如果l表示crc码的奇偶校验位的数目。分别对分段块进行crc编码。因此，考虑到crc位的数目，输入位的数目b被改变为b'。为了使分段块具有相同的位数，可以插入<空>位。可以按照以下方式计算每个块中的<空>位数目和位数目。设分段器310的输出位的第r个块被表示为其中kr是第r个块中的位数目。每个块中的位数目如下确定。为了使所有块的长度相等，在最后一个块中插入<空>位。例如，分段器310可以填充f个<空>位(即，位为零)。因此，如图7所示，可以填充f个<空>位。图7和图8示出根据本公开的各种实施方案的传送块的结构。参考图7和图8，由于计算填充字段的长度并且将与所计算长度一样多的<空>位填充到填充部分中，所以可以将输入位分段成多个块，每个块具有相等数目的位，即kr位。可以在图7中的分段c的开始或结束处填充<空>位。也可以在图8中的分段c的开始或结束处填充<空>位。if(如果)c＝1，kr＝b'否则填充位的数目ff＝ceiling(b'/c)xc-b'b”＝b'+fkr＝b”/c应将填充位<空>插入最后一个块的结束处(或在第一个块的开始处)。<空>位的位置可以改变。例如，可以将<空>位插入在最后一个分段块的结束或开始处。在上文中，ceiling(x)表示等于或大于x的最小整数。例如，ceiling(1.5)＝2。for(对于)k＝kr-f-1-l至kr-1-lc(c-1)k＝<空>结束for结束if(如果)如果分段块的数目是2或更大，则对每个分段进行crc编码。根据传输系统可以省略crc码。for(对于)r＝0至c-1k＝0while(当)k＜kr-lcrk＝bs//分段的位被映射。k＝k+1s＝s+1结束whileif(如果)c>1crc位pr0,pr1,pr2,...,pr(l-1)被添加到第r个分段块的位cr0,cr1,cr2,cr3,...,cr(kr-l-1)并如下映射到crk。对于crc计算，假定填充位(如果存在的话)的值为0。whilek<krk＝k+1结束while结束ifk＝0结束for具体地，如果c大于1，如图7所示，则分段器310可以将每个kr输入位分组成一个块，由此将总输入位分段成c个块。单独对输入位的块进行crc编码。作为编码的结果，用于发射器300的零填充器320的输入位的数目可以是k＝(kr+l)，其中l是crc码的奇偶校验长度24。然而，如果l1具体信令不分段，k＝b。分段的块可以按照以下过程进行编码。零填充器320填充零位。具体地，在ldpc码的情况下，需要根据码率和码长度的预定数目的ldpc信息字位。这样，如果分段块中的位数目小于ldpc信息字位的数目，则零填充器320可以通过填充用于ldpc编码的零位来生成预定数目的ldpc信息字位，并且将ldpc信息字位输出到ldpc编码器330。另一方面，如果从分段器310接收到的一个块中的位数目等于ldpc信息字位的数目，则零填充器320不执行零填充。由于零填充器320填充用于ldpc编码的零位，所以经填充用于缩短的零位不被发射到接收器400。具体地，z是基于根据码率定义的kldpc_b确定的。z是ldpc码的奇偶校验矩阵中的子矩阵的大小，并且kldpc_b是奇偶校验矩阵的信息字部分中的列组的数目。因此，通过将输入位的长度k除以kldpc_b而获得的值的最大值被确定成子矩阵大小，由此使<空>位的数目最小化。子矩阵大小z可以是最小值与最大值之间的任何整数。在下文中，zp表示<空>位的数目。zp＝zxkldpc_b-kkldpc＝zxkldpc_b…等式39在等式39中，根据1/4、1/2、3/4和7/8的码率，在[表3]中列出kldpc_b的值。表3码率kldpcb1/481/2163/4247/828表3中所描述的参数可以根据系统而改变，并且表4也是可用的。表4码率(r)kldpcb8/9322/3244/9161/332在本公开的前述实施方案中，从最小值到最大值的所有整数都可用作子矩阵大小z。如果z是d的倍数，则可以针对输入位数目k来确定z，如下。d可以是12。////零填充用于缩短forj＝0至zp-1ik＝<空>结束forforj＝zp至kldpc-1ik＝c{k-zp}结束for可以在信息字位中的特定位置处填充<空>位。例如，<空>位可以位于信息字的结束处。在另一实例中，当<空>位被填充和交织时，可以将填充位均匀地分布在与奇偶校验矩阵的列块对应的位块上。////零填充用于缩短forj＝0至zp-1xk＝<空>结束forforj＝zp至kldpc-1xk＝c{k-zp}结束for///对信息位进行交织forj＝0至kldpc_b-1fork＝0至z-1i{j·z+k}＝x{k·kldpc_b+j}结束fork结束forjz是由等式39或等式40计算的子矩阵大小。kldpc_b是奇偶校验矩阵的信息字部分中的列块数目，如表3或表4给出。更具体地，如图8所示，分段器310将<空>位插入分段块(包括crc)中，从而使得分段块的长度等于ldpc码的信息字长度。在ldpc码的奇偶校验矩阵中的列块数目的倍数中选择等于或大于输入位的数目k的整数中的最小者作为ldpc码的信息字长度。例如，现在，给出发射器300的ldpc编码器330或图5的ldpc编码器500的详细描述。ldpc编码器330对零填充器320的输出位进行ldpc编码。具体地，ldpc编码器330可以通过对从零填充器320接收的ldpc信息字位进行ldpc编码来生成ldpc奇偶校验位，并且将包括ldpc信息字位和ldpc奇偶校验位的ldpc码字输出到速率匹配器340。例如，从零填充器320输出的kldpc位可以形成用于ldpc编码器330的kldpcldpc信息字位ldpc编码器330可以通过对kldpcldpc信息字位进行系统ldpc编码来生成具有nldpc位的ldpc码字，λ＝(c0,c1,...,cnldpc-1)＝(i0,i1,...,ikldpc-1,p0,p1,...,pnldpc-kldpc-1)。根据本公开，在表5中列出用于奇偶校验矩阵的参数。码率意指ldpc码的码率，nldpc_b表示奇偶校验矩阵的列块的数目、等于等式4中的n，nldpc_b表示奇偶校验矩阵的信息字部分中的列块的数目、等于(n-m)，并且nparity_b表示奇偶校验矩阵的奇偶校验部分中的列块或行块的数目。表5码率nldpcbkldpcbnparityb1/4328281/23216163/4322487/832284对于作为子矩阵的循环置换矩阵的大小，等式3中的z(l×l＝z*z)是256，表6至表9列出了每个循环置换矩阵的指数，ai，j(0≤i<nldpc-kldpc、0≤j<nldpc)。表6、表7、表8和表9分别描述了码率分别为7/8、3/4、1/2和1/4的ldpc码的奇偶校验矩阵。如果循环置换矩阵的大小z等于或小于255，则奇偶校验矩阵的指数ai，j(z)由等式41确定。在等式(41)中，ai,j表示[表6]至[表9]中的第i行第j列的项，所述项是循环置换矩阵大小为256的第i行第j列的循环置换矩阵的指数。ai,j(z)表示循环置换矩阵大小为255或更小(0≤z<256)的第i行第j列的循环置换矩阵的指数。具体地，对于20≤z<21，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,1)。这意味着除了零矩阵之外的循环矩阵是表示1×1循环矩阵的1。具体地，对于21≤z<22，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,21)。具体地，对于22≤z<23，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,22)。具体地，对于27≤z<28，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,27)。表6表7表8表9在表6、表7、表8和表9中，奇偶校验矩阵的所有列置换可被认为是相同的奇偶校验矩阵。更具体地，如表10所示，表6中的第28列的指数可以从[10-11]t改变为[0y-10]t。y可以是任何整数，(z-1)。表10更具体地，表7中的第24列的指数可以从[1-1-1-1-10-1-11]t改变为[0-1-1-1-1y-1-10]t，并且表7中的第28列的指数可以从[-1-1-111-1-1-1]改变为[-1-1-100-1-1-1]t，如表11所示。y可以是任何整数，(z-1)。表11更具体地，表8中的第16列和第24列的指数可以改变，如表12所示。y可以是任何整数，(z-1)。表12更具体地，表9中的第16列和第24列的指数可以改变，如表13所示。y可以是任何整数，(z-1)。表13表6、表7、表8和表9分别表示码率分别为7/8、3/4、1/2和1/4的ldpc码的奇偶校验矩阵。每个奇偶校验矩阵的循环置换矩阵的大小z是范围从1至z最大的整数。可以通过从1至z最大中的整数中选择1个值来定义{z0，z1，...，z1}集合。例如，{z0，z1，...，zl}＝{20，21，...，2l}。在所述集合中，如果i＜j，则zi＜zj，z1≥z最大。对于z1＞z最大，如果奇偶校验矩阵的循环矩阵大小是z(1≤z≤z最大)，则通过等式42来确定第i行块和第j列块中的循环矩阵的指数。在等式42中，mod(x，y)＝xmody，表示x除以y的余数。具体地，对于z0≤z＜z1，如果ai，j(zl-1)是-1或0，则ai，j(z)是ai，j(zl-1)，并且如果ai，j(zl-1)大于0，则ai，j(z)是mod(ai，j(zl-1)，z0)。例如，z最大＝192，l＝8并且{z0,z1,...,z8}＝{20,21,...,28}。如果zl＝z最大，例如z最大＝256，l＝8并且{z0,z1,...,z8}＝{20,21,...,28}。如果奇偶校验矩阵中的循环置换矩阵的大小是z(1<z<z最大)，则通过等式44确定第i行块和第j列块中的循环矩阵的指数ai，j(z)。在等式44中，mod(x,y)＝xmody，表示x除以y的余数。具体地，对于z0≤z<z1，如果ai,j(zl-1)是-1或0，则ai,j(z)是ai,j(zl-1)，并且如果ai,j(zl-1)大于0，则ai,j(z)是mod(ai,j(zl-1),z0)。具体地，对于z1≤z<z2，如果ai,j(zl-1)是-1或0，则ai,j(z)是ai,j(zl-1)，并且如果ai,j(zl-1)大于0，则ai,j(z)是mod(ai,j,21)。具体地，对于22≤z<23，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,22)。具体地，对于27≤z<28，如果ai,j为-1或0，则ai,j(z)为ai,j，并且如果ai,j大于0，则ai,j(z)为mod(ai,j,27)。各种参数可用于奇偶校验矩阵，例如，如表14或表15中所列。表14id码率nldpcbkldpcbnparityb08/93732512/337241324/9371621表15id码率nldpcbkldpcbnparityb38/93632442/336241254/936162061/3963264表1至表3中示出了与表14和表15中列出的参数对应的奇偶校验矩阵的各种实施方案。表1至表3描述了每个奇偶校验矩阵的指数矩阵(小空块表示z×z零矩阵)。为了便于设计，母矩阵中的列数目等于36。表1至表3分别设定了为8/9、2/3和4/9的码率。为了提升，z被设定为12、24、36、48、60、72、84和96，这意味着支持总共8个长度。对于z＝96，z是作为等式3中的子矩阵的循环置换矩阵的大小(l×l＝z*z)，表16至表18列出了循环置换矩阵的指数ai，j(0≤i＜nldpc-kldpc、0≤j＜nldpc)。如果循环置换矩阵大小z等于或小于96，则奇偶校验矩阵的指数ai，j(zk)由等式45确定。ai，j(zk)≡ai，jmodzkzk＝12·k，(k＝1，2，...，8)...等式45表16表17表18表19、表20和表21中示出奇偶校验矩阵的其他实施方案。表19至表21表示每个奇偶校验矩阵的指数矩阵。为了便于设计，母矩阵中的列数目等于37。表19至表21分别设定了为32/37、24/21和16/37的码率。为了提升，z被设定为12、24、36、48、60、72、84和96，这意味着支持总共8个长度。表19表20表21在使用表19至表21所示的奇偶校验矩阵执行ldpc编码的情况下，如果与部分矩阵中的第一列块对应的信息字位对应于在传输之前的信息字，则表19至表21的码率最终分别为8/9、2/3和4/9，所述码率与图16至图18的码率相同。由于ldpc码通过适当的删余而具有改进的性能，所以为了提高性能，可以使用表19至表21执行ldpc编码。图13a和图13b示出根据本公开的各种实施方案的具有表15中的id＝6和r＝1/3的奇偶校验矩阵。参考图13a和图13b，示出奇偶校验矩阵的指数矩阵。小空块表示z×z零矩阵。为了提升，z被设定为12、24、36、48、60、72、84和96，这意味着支持总共8个长度。作为参考，图13a和图13b所示的第37个至最后一个列块由度1表征。为了便于描述，表中的列块被部分地省略。度为1的列块包括单位矩阵。由于与单奇偶校验码级联的奇偶校验矩阵容易扩展，所以在应用递增冗余(ir)方案时是有利的。ir方案对于支持混合自动重传请求(harq)非常重要。因此，具有优异性能的ir方案提高了harq系统的效率。由于基于奇偶校验矩阵的ldpc码通过使用扩展到单奇偶校验码的部分生成新的奇偶校验来发射，所以可以应用具有优异性能的高效ir方案。关于图13a和图13b所示的奇偶校验矩阵，具有奇偶校验矩阵的前四个行块乘36个列块的部分矩阵与表35的奇偶校验矩阵相同。例如，注意的是，通过将多个单奇偶校验码级联到表35的奇偶校验矩阵，图13a和图13b所示的奇偶校验矩阵从表35的奇偶校验矩阵扩展。图14a和图14b示出根据本公开的设计方法设计的奇偶校验矩阵的另一个实施方案。图14a和图15a示出根据本公开的各种实施方案的奇偶校验矩阵的指数矩阵。图14a所示的奇偶校验矩阵被分成部分1410、1420、1430和1440。图14b至图14e是部分1410、1420、1430和1440的放大图。类似地，图15a中由1510、1520、1530和1540表示的部分分别在15b、15c、15d和15e中示出。图14e和15e中所示的对角矩阵的对角线元素填充有零。图15b、图15c、图15d和图15e是根据本公开的各种实施方案的从图15a的奇偶校验矩阵划分的部分1510、1520、1530和1540的放大图。参考图14a和图15a，小空块表示z×z零矩阵，并且考虑到等式8至等式15来设计指数矩阵。作为参考，图14a所示的第37个列块1420至最后一个列块1440以及图15a所示的第39个列块1520至最后一个列块1540均具有度1。为了便于描述，具有度1的列块包括单位矩阵，为了便于描述。关于图14a的奇偶校验矩阵，包括整个奇偶校验矩阵的前4个行块乘36个列块的部分矩阵1410不具有度为1的列块。例如，可以注意到的是，图14a的奇偶校验矩阵通过将多个单奇偶校验码级联到与部分矩阵1410对应的小qc-ldpc码来扩展。关于图15a的奇偶校验矩阵，包括整个奇偶校验矩阵的前6个行块乘38个列块的部分矩阵1510不具有度为1的列块。例如，可以注意到的是，图15a的奇偶校验矩阵通过将多个单奇偶校验码级联到与部分矩阵1510对应的小qc-ldpc码来扩展。图15a的奇偶校验矩阵被扩展为支持r＝32/38至r＝32/98。如果奇偶校验矩阵通过使用多个单奇偶校验码来连续扩展，则可以容易地支持低码率。图16a、图16b、图16c和图16d示出根据本公开的各种实施方案的考虑提升而设计的奇偶校验矩阵(指数矩阵)。参考图16a，可以通过将图16b和图16c所示的单奇偶校验码1610和图16d中的单奇偶校验码1620级联到图15a的奇偶校验矩阵来支持低码率。在图16b、图16c和图16d中，行数目是64，并且因此直到r＝32/162，可以用图16a的奇偶校验矩阵来支持。作为参考，附图标记1630和1640表示图16a中的零矩阵。作为参考，图16c连接到图16b，并且图16a的附图标记160表示图16b和图16c的组合。作为参考，图16d示出显示为以90度向右旋转的扩展奇偶校验矩阵。由于与单奇偶校验码级联的奇偶校验矩阵容易扩展，所以在应用ir方案时是有利的。ir方案对于支持harq非常重要。因此，具有优异性能的ir方案提高了harq系统的效率。由于基于前述奇偶校验矩阵的ldpc码通过使用扩展到单奇偶校验码的部分生成新的奇偶校验来发射，所以可以应用具有优异性能的高效ir方案。虽然可以通过将本公开提出的提升应用于根据本公开提出的设计方法设计的指数矩阵来生成各种长度的奇偶校验矩阵，即qc-ldpc码，但适当应用缩短或删余可以使得能够应用支持各种信息字长度和码率的ldpc编码方案。换言之，如果提升、缩短或删余被适当地应用于图14a或图15a的指数矩阵，则容易支持ir或harq，由此增加系统灵活性。下面将描述适合于使用本公开的提升方法设计ldpc码的方法。通常，根据奇偶校验矩阵的母矩阵和指数矩阵的特性，qc-ldpc码具有特定的循环性质。在以下引用的参考文献[myung2005]中，描述了根据母矩阵和指数矩阵确定循环性质的一些实例。参考文献[myung2005]s.myung,k.yang和j.kim，“quasi-cyclicldpccodesforfastencoding”，ieeetransactionsoninformationtheory，第1卷，第8期，第2894-2901页，2005年8月。将简要描述[myung2005]中公开的qc-ldpc码的循环性质。为了描述最简单的qc-ldpc码的循环性质，假定在母矩阵中存在具有4-循环的四个循环置换矩阵，如在等式46中那样。每个循环置换矩阵的大小被假定为z×z。根据[myung2005]，如果存在满足等式47的最小正整数r，则在与等式46对应的奇偶校验矩阵的tanner图上存在长度为4r的循环。r·(a1-a2+a3-a4)≡0(modz).…等式47图17a和图17b示出根据本公开的各种实施方案的准循环ldpc(qc-ldpc)码的循环性质。参考图17a，例如，如果z＝6、a1＝a2＝0并且a3＝a4＝1，则a1-a2+a3-a4＝0。因此，在tanner图上容易导出4-循环。参考图17b，如果z＝6、a1＝a2＝0、a3＝3并且a4＝1，则r·(a1-a2+a3-a4)≡3·2≡0(mod6)。因此，在tanner图上容易导出12-循环。以这种方式，qc-ldpc码的循环性质可以根据奇偶校验矩阵的qc置换矩阵的指数之间的关系来定义。由于本公开的提升方法在某些情况下可能导致针对不同的z值使用相同的指数矩阵，因此应当仔细地选择指数矩阵。例如，即使相同的a1＝a2＝0、a3＝3和a4＝1用于等式46，但如果z＝4，则r·(a1-a2+a3-a4)≡2·2≡0(mod4)，从而得到8-循环。例如，如果考虑到不同的z值使用相同的指数矩阵，则应当考虑循环性质的变化。然而，在从母矩阵中的许多循环改变qc置换矩阵的指数的同时，通过在等式47中由模z计算所有r值来选择满足循环性质的指数矩阵是非常困难的。在这种情况下，本公开提出了一种用于以简单的方式快速确定指数矩阵的方法，如下。为此目的，如果等式46中的循环置换矩阵大小为z×z，则将参考图18描述与等式46对应的具有8(z–1)+2个变量节点和8(z–1)+2个校验节点的扩展的tanner图。通常，一个z×zqc矩阵对应于tanner图上的z个变量节点和z个校验节点。因此，如等式46中所描述的母矩阵中具有4-循环的qc置换矩阵对应于2z个变量节点和2z个校验节点。然而，由于与一个qc置换矩阵对应的变量节点和校验节点被扩展了从第-2(z-1)个至第2(z-1)个节点范围内的4(z-1)+1个节点，所以图18的扩展的tanner图包括8(z-1)+2个变量节点和8(z-1)+2个校验节点。为了便于描述，假定循环从扩展的tanner图上的校验节点组1的第0个校验节点开始。如图18所示，根据每个循环置换矩阵的指数确定等式46的循环置换矩阵的循环性质。如果[a1-a2+a3-a4)＝0，循环置换矩阵形成如图18中的虚线所示的4-循环。否则，可以实现大于4-循环的循环。为了便于描述，将简要描述用于设计qc-ldpc码的针对z,z+1,z+2,...,z+m(m>1)具有相同的指数矩阵、而不具有4-循环的奇偶校验矩阵(或指数矩阵)的方法。考虑最大z值，即z+m的扩展的tanner图。例如，扩展的tanner图包括8(z+m-1)+2个变量节点和8(z+m-1)+2个校验节点，并且涵盖z,z+1,...,z+m-1的所有扩展的tanner图。如果在检查对于所有循环置换矩阵组合(诸如等式46，对于z,z+1,z+2,z+3,...,z+m)是否都满足-z＜(a1-a2+a3-a4)＜z的同时，指数a1、a2、a3和a4被改变，则不具有4-循环的设计可能无需通过等式47针对z,z+1,z+2,z+3,...,执行模运算或计算r。例如，可以得出结论：使用扩展的tanner图消除了对z,z+1,...,z+m中的全部执行模运算或计算r的需要，并且有助于设计奇偶校验矩阵而不需有短循环。上文用于设计用于ldpc码的奇偶校验矩阵的方法可以应用于有待支持的z1,z2,…,z最大中的任何一个。一旦对应于z最大的仅一个指数矩阵(或序列)被存储在系统中，对应于z1,z2,…,z最大的所有指数矩阵(或序列)就可以生成并且应用于ldpc编码。现在，将给出发射器300的速率匹配器340的详细描述。速率匹配器340的输入位是ldpc编码器330的输出位，c＝(i0,i1,i2,...,ikldpc-1,p0,p1,p2,...,pnldpc-kldpc-1)。ik(0≤k<kldpc)表示ldpc编码器330的输入位，并且pk(0≤k<nldpc-kldpc)表示ldpc奇偶校验位。速率匹配器340包括交织器341和删余器/重发器/去零器342。图9a和图9b示出根据本公开的各种实施方案的交织器的结构。参考图9a，交织器341对ik进行交织。如图9b所示，交织器341可以对i和p进行交织。用以下交织方法对pk进行交织。步骤1)将块交织器中的列数目设定为基于表3的nparity_b的步骤2)将块交织器中的行数目设定为奇偶校验矩阵的循环置换矩阵的大小z。步骤3)如等式48中那样，按照从第一列的第一行开始的行索引的升序输入ldpc码的奇偶校验位pk(k＝0,1,...,nparity-1)。对于px：步骤4)如等式48所示排列的pk基于列间置换模式逐列交织，使得列的位置可以改变。表22示出子块交织器的列间置换模式。表22表22的参数可以根据系统来改变到例如表23。表23在上文的列间置换模式中，列以与删余相反的顺序排列。例如，对于id5，首先对20列中的第一列的位进行删余。如果连续的奇偶校验块被删余，可能会影响性能。因此，首先对第一列的位进行删余，而其次对第三列的位进行删余。以这种方式，以这样的方式确定对终止于第19列的奇数列进行删余的顺序，并且确定对偶数块进行删余的顺序，其方式为使得经删余的偶数块可以彼此间隔四个块。针对其他码率使用类似的方法。例如表22中的的p(j)表示第j个置换列的置换前索引。在逐列置换之后，列间置换矩阵可以表示为等式49。步骤5)等式49中描述的列间置换矩阵的值从第一列的第一行开始逐行输出，同时增加列的索引。所得的子块交织位是(v0,v1,v2,...,vnparity-1)。速率匹配器340的交织器341接收c＝(i0,i1,i2,...,ikldpc-1,p0,p1,p2,...,pnldpc-kldpc-1)并对pk进行块交织，因此输出c'＝(i0,i1,i2,...,ikldpc-1,v0,v1,v2,...,vnldpc-kldpc-1)。在z位的基础上对奇偶校验位进行交织，z是奇偶校验矩阵的循环置换矩阵大小。因此，可以在z位的基础上对ldpc码的输入位i0,i1,i2,...,ikldpc-1和ldpc码的奇偶校验位p0,p1,p2,...,pnldpc-kldpc-1进行交织，z是奇偶校验矩阵的循环置换矩阵大小。因为在z位的基础上可能导致类似的编码或解码特性，z是奇偶校验矩阵的循环置换矩阵大小，所以基于z单元的交织可以优化编码或解码性能。将发射器330的速率匹配器340中的交织器341的输出位i0,i1,i2,...,ikldpc-1,v0,v1,v2,...,vnldpc-kldpc-1输入到删余器/重发器/去零器342。删余器/重发器/去零器342根据有待发射的位的大小执行删余/重发，并且移除由零填充器320输入的<空>位。删余是指交织器341的输出位i0,i1,i2,...,ikldpc-1,v0,v1,v2,...,vnldpc-kldpc-1中除了<空>位之外的一些位的非传输，并且重发是指重发交织器的输出位341i0,i1,i2,...,ikldpc-1,v0,v1,v2,...,vnldpc-kldpc-1中除了<空>位之外的一些位。可以通过删余和重发来控制有待发射的码字位的数目。更具体地，删余器/重发器/去零器342按以下方式操作。将kw＝nldpc，位输入到循环缓冲区。wk＝ikfork＝0，...，kldpc如果在所述传输中发射e位，则对于harq，如下确定发射位。允许的最大传输数目是mdl_harq。对于1≤i≤mdl_harq，设定k0＝0，k0＝i·e-1(如果使用递增冗余)，对于1≤i≤mdl_harq，设定k0＝0(如果使用追赶合并)设定k＝0和j＝0while{k<e}k＝k+1endifj＝j+1endwhile此外，如果在所述传输中发射e位，则对于harq，如下确定发射位。初始发射位的索引k0可以由等式50确定。在等式50中，z是奇偶校验矩阵的循环置换矩阵大小，rvidx是从{0,1,2,3}中选择的整数，并且ncb是考虑到接收器中的缓冲器大小的在接收器中能够处理的位数目。例如，ncb可以等于或小于码字位的数目nldpc。考虑到等式50中的z意味着从z位以外的信息位中选择发射位。因此，如果发射除z位之外的位，则等式50可以表示为等式51。在以上情况下，rvidx是整数，并且{0,1,2,3}的四个值可用作rvidx。如果rvidx是{0,1,2,...,m-1}，则初始发射位的索引k0可以由等式52确定。通过将可存储在接收器的缓冲器中的位数目ncb除以m来发射位。为了不在rv0处发射x位，可以由等式53确定k0。设定k＝0和j＝0while{k<e}k＝k+1endifj＝j+1endwhile从除了<空>值之外的交织位wk(0≤k<ncb)中选择发射位ek(0≤k<e)。如果e大于ncb，则重复选择发射位。调制器350对从速率匹配器340接收的位流进行调制并将已调制位流发射到接收器(例如，图4中的接收器400)。具体地，调制器350可以对从速率匹配器340接收的位进行解复用并将已解复用位映射到星座。例如，调制器350将从速率匹配器340接收的串行位转换为并行位，并且形成各自包括预定数目的位的信元。每个信元的位数目可以等于形成映射到星座的调制符号的位数目。随后，调制器350可以将已解复用位映射到星座。例如，调制器350可以用各种调制方案(诸如qpsk、16-qam、64-qam、256-qam、1024-qam和4096-qam)中的任何一种来对解复用的位进行调制，并且将已调制位映射到星座点。在这种情况下，由于信元由已解复用位形成，每个信元包括每个调制符号的位数目，所以每个信元可以顺序地映射到星座点。调制器350可以对映射到星座的信号进行调制并且将已调信号发射到接收器400。例如，调制器350可以将映射到星座的信号映射到ofdm帧，并且在分配信道上将ofdm帧发射到接收器400。同时，发射器300可以预先存储在编码、交织和调制中使用的各种参数。用于编码的参数可以是关于ldpc码的码率、码字长度和奇偶校验矩阵的信息。交织参数可以是关于交织规则的信息，并且调制参数可以是关于调制方案的信息。删余参数可以是关于删余长度的信息。重传参数可以是关于重传长度的信息。如果使用本公开的奇偶校验矩阵，则关于奇偶校验矩阵的信息可以是关于由等式3和等式4给出的循环置换矩阵的指数的信息。在这种情况下，发射器300的组件可以使用这些参数进行操作。虽然未示出，但发射器300还可以包括用于控制发射器300的操作的控制器(未示出)。图6是根据本公开的实施方案的编码器的框图。参考图6，编码器600可以执行ldpc编码并且包括ldpc编码器610。ldpc编码器610可以基于奇偶校验矩阵通过对输入位进行ldpc编码来生成ldpc码字。奇偶校验矩阵可以具有与由等式3和等式4描述的奇偶校验矩阵相同的结构。在这种情况下，ldpc编码器610可以使用根据码率(即，ldpc码的码率)不同地定义的奇偶校验矩阵来执行ldpc编码。例如，如果码率是7/8，则ldpc编码器610可以使用如表6所定义的奇偶校验矩阵来执行ldpc编码。如果码率是3/4，则ldpc编码器610可以使用如表5所定义的奇偶校验矩阵来执行ldpc编码。如果码率是1/2，则ldpc编码器610可以使用如表8所定义的奇偶校验矩阵来执行ldpc编码。如果码率是1/4，则ldpc编码器610可以使用如表7所定义的奇偶校验矩阵来执行ldpc编码。下面已经描述了用于执行ldpc编码的具体方法，因此本文将不再描述以避免冗余。编码器600还可以包括用于预先存储关于ldpc码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出)，并且ldpc编码器610可以使用所述信息来执行ldpc编码。当使用由本公开提出的奇偶校验矩阵时，关于奇偶校验矩阵的信息可以包括关于循环矩阵的指数的信息。现在，将参考图4给出接收器的操作的详细描述。解调器410对从发射器300接收的信号进行解调。具体地，作为发射器300的调制器350的对应部分的解调器410可以通过对从发射器300接收的信号进行解调来生成与由发射器300发射的位对应的值。为此目的，接收器400可以根据发射器300的模式预先存储关于调制方案的信息。因此，解调器410可以通过根据模式对从发射器300接收的信号进行解调来生成与ldpc码字位对应的值。与由发射器300发射的位对应的值可以是llr。具体地，由发射器300发射的位的llr可以是通过对位的概率0与概率1之间的比率执行对数运算而获得的值。llr也可以是位本身的值。llr可以是发射位为0或1的概率所属的范围的代表值。解调器410可以包括用于对llr进行复用的复用器(mux)。具体地，mux是发射器300的位demux(未示出)的对应部分，并且可以执行与位demux对应的操作。为此目的，接收器400可以预先存储关于用于发射器300的解复用和块交织的参数的信息。因此，mux可以通过以相反顺序执行位demux的解复用和块交织来在位的基础上对与信元字对应的llr进行复用。速率去匹配器420可以将llr插入从解调器410接收的llr中。在这种情况下，速率去匹配器420可以将预定的llr插入从解调器410接收的llr中。具体地，作为发射器300的速率匹配器340的对应部分的速率去匹配器420可以执行与交织器341和删余器/重发器/零删除342对应的操作。速率去匹配器420与发射器300的交织器341相对应地进行去交织。llr插入器422可以在添加到去交织器424的输出值中的ldpc码字的零位的位置处插入与零位对应的llr。在这种情况下，与填充的零位对应的llr(即，缩短的零位)可以是∞或-∞。然而，∞或-∞是理论值，并且可以是接收器400中所使用的llr的最大值或最小值。为此目的，接收器400可以预先存储关于用于在发射器300中填充零位的参数的信息。因此，速率去匹配器420可以确定ldpc码中填充的零位的位置，并且在所述位置处插入与缩短的零位对应的llr。速率去匹配器420的llr插入器422可以在ldpc码字中的删余位的位置处插入与删余位对应的llr。在这种情况下，与删余位对应的llr可以是零。为此目的，接收器400可以预先存储关于用于在发射器300中删余的参数的信息。因此，llr插入器422可以在删余的奇偶校验位的位置处插入对应的llr。llr组合器423可以组合，即，将llr插入器422和解调器410输出的llr相加。具体地，作为发射器300的删余器/重发器/去零器342的对应部分的llr组合器423可以执行与重发器342对应的操作。首先，llr组合器423可以将对应于重发位的llr与其他llr组合。其他llr可以是基于其生成重发位的位的llr，即，被选择用于重发的ldpc奇偶校验位的llr。例如，如前所述，发射器300从ldpc奇偶校验位中选择位，重发在ldpc信息字位与ldpc奇偶校验位之间选择的位，并将它们发射到接收器400。因此，ldpc奇偶校验位的llr可以包括重发的ldpc奇偶校验位的llr和非重发的ldpc奇偶校验位的llr，即，通过编码生成的ldpc奇偶校验位。因此，llr组合器423可组合相同ldpc奇偶校验位的llr。为此目的，接收器400可以预先存储关于用于在发射器300中重发的参数的信息。因此，llr组合器423可以确定重发ldpc奇偶校验位的llr，并且将所述llr与基于其产生重发的ldpc奇偶校验位的ldpc奇偶校验位的llr进行组合。此外，llr组合器423可以将重新发射位或ir位的llr与其他llr组合。其他llr可以是被选择用于生成ldpc码字位的位的llr，基于所述llr生成重新发射位或ir位。例如，如前所述，如果在harq中产生否定确认(nack)，则发射器300可以将全部或部分码字位发射到接收器400。因此，llr组合器423可以将重新发射位或ir位的llr与先前帧中接收到的ldpc码字位的llr组合。为此目的，接收器400可以预先存储关于用于在发射器300中生成重新发射位或ir位的参数的信息。因此，llr组合器423可以确定重新发射位或ir位的llr，并将所述llr与基于其产生重新发射位或ir位的ldpc奇偶校验位的llr进行组合。去交织器424可以对从llr组合器423接收的llr进行去交织。具体地，作为发射器300的交织器341的对应部分的去交织器424可以执行与交织器341对应的操作。为此目的，接收器400可以预先存储关于用于在发射器300中进行交织的参数的信息。因此，去交织器424可以通过相反地执行在交织器341中执行的交织来对ldpc码字位的llr进行去交织。ldpc解码器4300可以基于从速率去匹配器420接收的llr来执行ldpc解码。具体地，作为发射器300的ldpc编码器330的对应部分的ldpc解码器430可以执行与ldpc编码器330对应的操作。为此目的，接收器400可以预先存储关于用于根据发射器300中的模式进行ldpc编码的参数的信息。因此，ldpc解码器430可以根据模式基于从速率去匹配器420接收的llr执行ldpc解码。例如，ldpc解码器430可以用基于和积算法的迭代解码方案基于从速率去匹配器420接收的llr执行ldpc解码，并且根据ldpc解码输出纠错位。去零器440可以去除从ldpc解码器430接收的位中的零位。具体地，作为发射器300中的零填充器320的对应部分的去零器440可以执行与零填充器320对应的操作。为此目的，接收器400可以预先存储关于用于在发射器300中填充零位的参数的信息。因此，去零器440可以去除从ldpc解码器430接收的位中的由零填充器320填充的零位。作为发射器300中的分段器310的对应部分的去分段器450可以执行与分段器310对应的操作。为此目的，接收器400可以预先存储关于用于在发射器300中进行分段的参数的信息。因此，去分段器450可以通过组合从去零器440接收到的位段，即可变长度的输入位来恢复预分段位。图10是根据本公开的实施方案的解码器的框图。参考图10，解码器1000可以包括ldpc解码器1010。ldpc解码器1010基于奇偶校验矩阵对ldpc码字执行ldpc解码。例如，ldpc解码器1010可以通过以下方式来生成信息字位：以迭代解码算法传递ldpc码字位的llr来执行ldpc解码。llr是与ldpc码字位对应的信道值，其可以用各种方式表达。例如，llr可以被表示为通过对由发射器在信道上发射的位的概率0与概率1之间的比率执行对数运算而获得的值。llr可以是由硬判决决定的位值，并且可以是发射位为0或1的概率所属的范围的代表值。在这种情况下，发射器可以使用图6所示的ldpc编码器610来生成ldpc码字。用于ldpc解码的奇偶校验矩阵可以具有与由等式3和等式4描述的奇偶校验矩阵相同的结构。在这种情况下，ldpc解码器1010可以使用根据码率(即，ldpc码的码率)不同地定义的奇偶校验矩阵来执行ldpc解码。例如，如果码率是7/8，则ldpc解码器1010可以使用如表6所定义的奇偶校验矩阵来执行ldpc解码。如果码率是3/4，则ldpc解码器1010可以使用如表5所定义的奇偶校验矩阵来执行ldpc解码。如果码率是1/2，则ldpc解码器1010可以使用如表8所定义的奇偶校验矩阵来执行ldpc解码。如果码率是1/4，则ldpc解码器1010可以使用如表7所定义的奇偶校验矩阵来执行ldpc解码。图11是根据本公开的实施方案的ldpc解码器的框图。参考图11，ldpc解码器1010可以使用迭代解码算法来执行ldpc解码。在这种情况下，ldpc解码器1010可以按照图11所示的结构来配置。图11所示的详细结构在于迭代解码算法是众所周知的。参考图11，解码器1100包括输入处理器1101、存储器1102、变量节点运算符1104、控制器1106、校验节点运算符1108和输出处理器1110。输入处理器1101存储输入值。具体地，输入处理器1101可以存储在无线电信道上接收的信号的llr。控制器1104基于在无线电信道上接收的信号的块大小(也就是，码字长度)以及与码率对应的奇偶校验矩阵来确定输入到变量节点运算符1104的值的数目、存储器1102的地址、输入到校验节点运算符1108的值的数目、存储器1102的地址等。根据本公开的实施方案，可以基于奇偶校验矩阵来执行解码，其中行的索引在如表6至表9中所定义的第i列组中的列0中具有1。存储器1102存储变量节点运算符1104和校验节点运算符1108的输入数据和输出数据。变量节点运算符1104根据从控制器1106接收的关于输入数据的地址和数目的信息从存储器1102接收数据，并执行变量节点计算。变量节点运算符1104基于从控制器1106接收的关于输出数据的地址和数目的信息将变量节点计算结果存储在存储器1102中。变量节点运算符1104还基于从输入处理器1101和存储器1102接收的数据将变量节点计算结果提供给输出处理器1110。在此，之前参考图5已经描述了变量节点计算。校验节点运算符1108根据从控制器1106接收的关于输入数据的地址和数目的信息从存储器1102接收数据，并执行校验节点计算。校验节点运算符1108基于从控制器1106接收的关于输出数据的地址和数目的信息将变量节点计算结果存储在存储器1102中。在此，之前参考图5已经描述了校验节点计算。输出处理器1110基于从变量节点运算符1104接收的数据来硬判决由发射器发射的码字的信息字位是0还是1，并且输出硬判决值。输出处理器1110的输出值是最终解码值。在这种情况下，可以基于输入到一个变量节点的所有消息值的总和(初始消息值和从校验节点接收的所有消息值)来做出硬判决。同时，解码器1100还可以包括用于预先存储关于ldpc码的码率、码字长度和奇偶校验矩阵的信息的存储器(未示出)，并且ldpc解码器1010可以使用所述信息来执行ldpc解码。然而，可以从发射器接收信息。图12示出根据本公开的实施方案的传送块的结构。参考图12，可以添加<空>位以使分段的长度相等。可以添加<空>位以匹配ldpc码的信息长度。由于在本公开中针对不同的z值产生了相同的指数矩阵，因此可以克服奇偶校验矩阵的实现复杂度的增加。即使对于z＝a和z＝b使用不同的编码器执行编码，也可以实现相同的结果。图19是示出根据本公开的实施方案的基于序列的ldpc编码方法的流程图。参考图19，在操作1910中，发射器/接收器读取对应于奇偶校验矩阵的存储的指数矩阵(或序列)。在操作1920中，发射器/接收器确定与奇偶校验矩阵中包括的循环置换矩阵的大小对应的块大小z。操作1910和1920中的奇偶校验矩阵可以是相同的或彼此不同。操作1910和1920的序列可以改变。随后，在操作1930中，发射器可以按预定方法基于所确定的块大小来确定适当的整数。操作1930可以按各种方法执行。例如，如果所确定的块大小是z，则整数可以通过确定。在本公开的另一实施方案中，当需要时，发射器可以确定包括所确定的块大小的范围或集合。范围或集合的代表整数可以是在操作1930中确定的整数。虽然代表整数可以是范围或集合的值的最小值、最大值、中间值或平均值，但只要所述值是唯一表示范围或集合的整数，任何值都是可用的。在操作1940中，发射器基于在操作1930中确定的整数来转换在操作1910中读取的序列。在操作1950中，发射器基于转换后的序列执行ldpc编码。操作1930和1940中的序列转换的特征为将操作1920中所确定的块大小中的至少两个不同块大小转换到相同序列。这个特性可以用各种方式获得。在一个实施方案中，如果在操作1930中确定相同整数的规则被应用于至少两个不同块大小，则可以容易地获得所述特性。图20是根据本公开的实施方案的用于基于序列执行ldpc编码的发射器的框图。参考图20，发射器包括ldpc编码器2010、存储器2020、控制器2030和转换器2040。存储器2020读取对应于奇偶校验矩阵的序列。控制器2030向转换器2040提供关于块大小的信息并控制序列的转换。即使转换器2040从控制器2030接收关于不同块大小的信息，仍存在从存储器202输入的序列中有相同序列的情况。ldpc编码器2010基于转换后的序列执行ldpc编码。显然，接收器可以包括控制器，所述控制器用于接收由ldpc编码基于以图19和图20所示的方式转换的序列产生的ldpc码字，并且对接收到的码字进行解码。从前述描述中显而易见的是，本公开可以支持可变长度和可变码率的ldpc码。虽然已参照本发明的各种实施方式展示并描述了本发明，但是本领域技术人员将理解，在不脱离由随附权利要求书和其同等物界定的本发明的范围和精神的情况下，可以在其中进行形式和细节上的各种改变。当前第1页12