技术总结
一种基于FPGA的时变基带多径信道模拟装置及方法，最主要解决现有技术中信道模型数学表达形式不够简洁，所需的运算量仍然很大，信道模拟装置硬件实现复杂度高，结构复杂，导致硬件平台难以搭建的问题。其装置包括信号输入模块、瑞利信道产生模块、多径叠加模块、信道输出模块。其步骤包括：(1)获取输入信号；(2)产生瑞利信道输出信号；(3)存储多径参数；(4)设置瑞利信道数目；(5)获得加延时信号；(6)获得多径总衰落信号；(7)获取输出信号。本发明具有结构简单，硬件实现资源少，多径参数可配置的优点，适用于各种无线通信系统的实际应用中。
技术研发人员：宫丰奎;孙殿杰;孙炳;李果
受保护的技术使用者：西安电子科技大学
文档号码：201710206368
技术研发日：2017.03.31
技术公布日：2017.09.15