专利名称：延迟检测的mrc分集电路的制作方法
技术领域：
本发明涉及用于移动无线电基站等的延迟检测的最大比率合成(以后称为MRC)分集电路。
现已存在各种MRC分集电路。常规的这种电路如
图1所示(下面称为第一现有技术)。
该MRC分集电路采用最大比率合成控制器25至28，作为控制分集信号的控制器。该控制器在时基方向上没有补偿功能。由此，所接收的分集信号的多路径差别很大。出现的问题是当信号的时基发散增大时，不能进行有效的控制。
图2是日本专利申请公开号平4-150320所公开的另一个常规MRC分集电路(下面称为第二现有技术)的方框图。在图2中，标号35-38表示自适应匹配滤波器，标号39表示合成单元，标号40表示调制器。
由天线(未图示)接收的信号在转换成中频段信号之前经过频率变换，再在每个分集中加到输入端21至24。此时，每个信号被分成两支路信号。一个两支路信号输入到自适应匹配滤波器35到38，它们具有横向滤波器的结构，在由合成单元39合成之前，这些信号被执行所需要的信号处理。在由调制器31调制以被鉴定之前，由多路径引起的符号间的干扰由自动量化器30去除，在成为基站信号之后从输出端32输出。
另一方面，各个时钟表示电路由最大比率合成控制器25至28，合成单元29和时钟发生器34组成。自适应匹配滤波器35至38具有横向滤波器的结构，因此发散信号与横向滤波器的每个抽头处的参考信号有关。自适应匹配滤波器35到38从每个相关的抽头提取信号，就能利用自适应匹配滤波器35至38进行时基校正。
在上述常规MRC分集电路中，存在的问题是MRC分集电路在时基方向上没有补偿功能，因此多路径差别变大，引起信号的时基发散增大，因此在第一现有技术中不可能进行有效的控制。
同样，还存在这样的问题，即尽管利用具有横向滤波器结构的自适应匹配滤波器来进行时基校正，但在第二现有技术中的电路结构变得复杂和昂贵。
只要大概知道MRC分集，就有必要调制所有接收支路。在这种情况下的问题是怎样调整比特同步。当所有的接收支路都具有各自的基带电路比如同步电路等时，电路的规模变大，各个系统的基带电路之间的接口变得复杂。
另外，如日本专利申请公开号平4-207821所描述的，当子接收信号加到主接收信号上时，利用信号之间互相调整，子接收的信号的相位与主接收的信号的相位一致，问题是当接收的主接收信号的埸强(下面称为RSSI)下降时，难以进行同步。
由此，本发明的目的是提供一种延迟检测的MRC分集电路，它具有优良的接收特性比如衰减特性等，而且电路结构简单，不需要在每个接收支路中进行独立的同步调整。
按照本发明的一方面，为达到上述目的，提供一种延迟检测的MRC分集电路，它利用所需的比特同步定时来合成，然后解调由多个接收支路接收的信号，包括检测具有最大RSSI的接收支路的装置，用于当调整由接收支路接收的信号时再生时钟的装置；用于利用所说时钟的同步定时来合成，然后解调由所说多个接收支路接收的所说信号。
在按照本发明上述方面的延迟检测的MRC分集电路中，检测具有最大RSSI的接收支路的装置，在由多个接收支路接收的每个符号中比较检测RSSI。
另外，按照上述方面的延迟检测的MRC分集电路，还包括用于总检测具有最大RSSI的接收支路的装置；用于在调整由接收支路接收的信号时再生时钟的装置；用于利用时钟的同步定时合成，然后解调制由多个接收支路接收的信号的装置；因此不用其它操作就可确保比特同步。
如所描述的，按照本发明的延迟检测的MRC分集电路能利用比特同步来调整最大RSSI的接收支路。即使利用比特同步而调整的接收支路的RSSI由于衰弱等变得微弱，也可能正确地调整比特同步。
只有MRC分集电路部分与所有的接收支路连接才是合适的。因此，大部分基带电路比如同步电路等只有做成一个具有最大RSSI的接收支路。具有合适的接收特性的延迟检测的MRC分集电路可以实现，而不扩大电路尺寸。
通过下面结合附图对本发明的最佳实施例进行描述，本发明的上述目的和新颖特点将更清楚。可是，应该理解，这些附图中是为了图示的目的，并不限制本发明。
图1是这种常规MRC分集电路一个例子的方框图；图2是这种常规MRC分集电路另一个例子的方框图；图3是显示按照本发明一个实施例的延迟检测的MRC分集电路概要的方框图；图4是显示各个接收支路1至4与再生时钟之间的比特同步定时的定时图；和图5是显示按照本发明另一个实施例的延迟检测的MRC分集电路概要的方框图；下面将结合附图对本发明的最佳实施例进行描述。图3是显示按照本发明一个实施例的延迟检测的MRC分集电路概要的方框图。在图3中标号1至4表示每个接收支路。在该实施例中，构成具有四个接收支路的分集。标号5表示比较电路，用于当总是比较各个接收支路的RSSI时选择在每个符号中具有最大RSSI的接收支路。标号6表示选择器，当从比较电路5选择的接收支路中只选择中频(IF)段信号时，它进行输出。标号7表示同步相位取样计数器，用于对选择器6输出的中频(IF)信号进行相位取样。标号8表示比特同步电路，当利用同步相位取样计数器的输出来调整比特同步定时时，输出再生的时钟。
另外，标号15表示MRC分集电路部分。该实施例的MRC分集电路部分15包括同步相位取样计数器9至12，用于对分别从接收支路1至4来的中频段信号进行相位取样；合成电路13合成分别来自相位取样计数器9至12的相位值；以及解调电路14，用于基于合成相位值进行解调。来自比特同步电路8的再生时钟输入到每个相位取样计数器9至12，合成电路13和解调电路14，因此MRC分集部分15基于时钟而进行工作。
下面将描述其工作，图4是显示各个接收支路1至4与再生时钟之间的比特同步定时的定时图。比较电路5总是在每个符号中将来自各个接收支路1至4的RSSI互相比较，因此，当总是检测具有最大RSSI的支路时，输出信息到选择器6。在图4中，选择具有最大RSSI的支路1来同步。
在比特同步电路8中利用比特同步定时来调整中频段信号因此输出再生时钟之前，在输入输出的再生时钟到MRC分集电路部分15之前，选择器6只选择来自具有最大RSSI的接收支路的中频段信号，以便于来自比较电路5的信息输入到相位取样计数器7。MRC分集电路部分15对来自各个接收支路1至4的中频段信号进行相位取样，并进行MRC操作和解调操作，利用再生的时钟来输出。
因此，不必要在每个接收支路中独立地调整同步。它能利用最大RSSI和更积极的比特定时来合成中频段信号为相位差别信息。就可获得具有优良接收特性的延迟检测的MRC分集电路。
图5是显示按照本发明另一个实施例的延迟检测的MRC分集电路概要的方框图。MRC分集电路部分16包括N个分集点，一个计数器，一个合成单元等。该MRC分集电路部分16与图3所示的MRC分集电路部分15不同。
即，按照本发明的MRC分集电路部分不仅能实现图3所示四个基点，还能实现任意个分集数。该MRC分集电路部分能实现任何电路的关系，它们利用所需的定时来完成这种合成工作和解调工作，而不采用相位取样计数器。
如上所述，按照本发明，延迟检测的MRC分集电路具有这样的结构，使得比特同步的定时总是调整到具有最大RSSI的接收支路。利用更积极的比特定时来自所有接收支路的中频段信号总是能转换成相位差分信息。结果，可实现具有较好接收特性和高可靠性的电路。
另外，只有MRC分集电路部分连接到所有接收支路才是合适的。因此，大部分基带电路比如同步电路等只能做成一个具有最大接收电埸强度的接收支路电路，即使分集基点为任何数。因此可实现简单便易的电路。
尽管具体说明了本发明的最佳实施例，这种描述是只为了解释的目的，应该理解到，不脱离本发明的精神和范围，普通专业技术人员可作出各种变化和改型，本发明的范围由权利要求确定。
权利要求
1.一种延迟检测的MRC分集电路，它利用所需的比特同步定时合成，然后解调由多个接收支路接收的信号，包括检测具有最大RSSI(接收埸强)的接收支路的装置；在用比特同步调整由所说接收支路接收的所说信号时再生时钟的装置；利用所说时钟的同步定时来合成，然后解调由所说多个接收支路接收的所说信号的装置。
2.按照权利要求1的延迟检测的MRC分集电路，其特征在于，所说检测具有最大RSSI的接收支路的装置比较从而检测在由所说多个接收支路接收的每个符号中的RSSI。
3.按照权利要求1的延迟检测的MRC分集电路，其特征在于还包括总检测具有最大RSSI的接收支路的装置；在用比特同步调整由所说接收支路接收的所说信号时再生时钟的装置；利用所说时钟的同步定时合成，然后解调由所说多个接收支路接收的所说信号的装置；因此不用其它操作就可确保比特同步。
4.一种延迟检测的MRC分集电路的方法，它利用所需的比特同步定时合成，然后由多个接收支路接收的信号，包括下列步骤检测具有最大RSSI的接收支路；在用比特同步调整由所说接收支路接收的所说信号再生时钟；利用所说时钟的同步定时来合成解调由所说多个接收支路接收的所说信号。
5.按照权利要求4的延迟检测的MRC分集电路的方法，其特征在于检测具有最大RSSI的接收支路的步骤是进行比较，从而检测在由所说多个接收支路接收的每个符号中的RSSI的步骤。
6.按照权利要求4的延迟检测的MRC分集电路的方法，其特征在于还包括下列步骤总检测具有最大RSSI的接收支路；用比特同步调整由所说接收支路接收的所说信号再生时钟；利用所说时钟的同步定时合成，然后解调由所说多个接收支路接收的所说信号；因此不用其它操作就可确保比特同步。
全文摘要
本发明的延迟检测的MRC分集电路不在每个接收支路中独立地调整同步,电路结构简单,具有优良的接收特性。该延迟检测的MRC分集电路由用于选择具有最大RSSI的接收支路的比较电路,选择器,基带电路比如同步电路等组成,当利用最大RSSI来调整接收支路中的比特同步时,产生一个再生的时钟,MRC分集电路部分实际上利用再生的时钟来合成。
文档编号H04L7/033GK1176545SQ97115508
公开日1998年3月18日 申请日期1997年6月20日 优先权日1996年6月20日
发明者长岛克哉 申请人:日本电气株式会社