一种低噪声延迟电路的制作方法
【专利摘要】本发明实施例提供了一种低噪声延迟电路，其包括延迟电路和反馈控制电路，所述延迟电路包括MP1、MN1、电阻R1、充电电容C1以及MP2和MN2管组成的反相器，所述MP1、MP2的源极连接电源、MN1和MP1的栅极连接输入端、MN2的源极和MP2的漏极的公共节点连接输出端，R1一端连接在MP1的漏极、另一端连接在MN1的源极、C1第一端接地，第二端连接在所述反相器和R1和MN1的公共节点；所述反馈控制电路包括MP3和MP4，MP4的栅极连接所述输出端，MP4的源极连接在MP3的漏极，MP4的漏极连接在C1的第二端，所述MP3的栅极连接所述输入端，源极连接所述电源。采用本发明实施例提供的低噪声延迟电路，可以提高延迟电路的抗干扰能力。
【专利说明】一种低噪声延迟电路
【技术领域】
[0001]本发明涉及电子领域，具体涉及一种低噪声延迟电路。
【背景技术】
[0002]在芯片设计中经常会用到延迟单元，有些延迟单元，使用电容电阻形成信号的延迟，该种延迟电路容易受到噪声干扰导致延迟单元输出异常。
[0003]图1是为现有技术的延迟单元的电路原理图，其中，IN为数字信号输入端，OUT为延迟数字信号输出端，当输入端IN的信号电平从高变低时，NMOS管丽I截止，PMOS晶体管MPl开启，电源VDD通过限流电阻Rl向充电电容Cl充电，其波形可参见图2，当节点nodel电压上升到超过由MN2，MP2组成的反相器翻转电平时，输出端OUT电平翻转从高变低，从而获得IN信号下降沿到OUT信号下降沿之间的延迟。该种延迟电路的缺点在于如果nodel在反相器翻转电平附近受到干扰，例如，接地端出现较大噪声，则会导致OUT信号出现多次翻转，很有可能造成后续电路工作异常，状态可参见图3.
【发明内容】
[0004]本发明的目的是提供一种低噪声延迟电路，以避免接地端噪声对输出端输出信号的噪声影响。
[0005]为实现上述目的，本发明实施例提供了 一种低噪声延迟电路，其包括延迟电路和反馈控制电路，
[0006]所述延迟电路包括第一 PMOS晶体管、第一 NMOS晶体管、电阻、充电电容以及第二PMOS晶体管和第二 NMOS晶体管组成的反相器，所述第一、第二 PMOS管的源极连接电源、所述第一 NMOS晶体管和第一 PMOS管的栅极连接输入端、所述第二 NMOS晶体管的源极和第二PMOS晶体管的漏极的公共节点连接输出端，所述电阻一端连接在所述第一 PMOS晶体管的漏极、另一端连接在所述第一 NMOS晶体管的源极、所述充电电容第一端接地，第二端连接在所述反相器和所述电阻和所述第一 NMOS晶体管的公共节点；
[0007]所述反馈控制电路包括第三MPOS晶体管和第四PMOS晶体管，所述第四PMOS晶体管的栅极连接所述输出端，所述第四PMOS晶体管的源极连接在所述第三PMOS晶体管的漏极，所述第四PMOS晶体管的漏极连接在所述充电电容的第二端，所述第三PMOS晶体管的栅极连接所述输入端，所述第三PMOS晶体管的源极连接所述电源。
[0008]依照本发明实施例提供的低噪声延迟电路，所述输入端的输入信号从高变低时，所述第一 NMOS晶体管截止，所述第一 PMOS晶体管导通，所述充电电容储存电能，当所述充电电容两端的电压达到所述反相器的翻转电平时，所述第二 NMOS晶体管导通，以使得所述输出端电压降低，所述第四PMOS晶体管导通，所述第三PMOS晶体管导通，以提高所述充电电容的第二端的电压。
[0009]采用本发明实施例提供的低噪声延迟电路，将输出端引出的信号接入反馈控制电路中，当输出端的电压从高变低时，使反馈控制电路中的晶体管导通，从而迅速拉高充电电 容的电压，以避免外部因素对电容电压的影响，从而提高延迟电路的抗干扰能力。
【专利附图】
【附图说明】
[0010]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0011]图1是现有技术延迟电路的原理图；
[0012]图2是图1所示的延迟电路的理想状态信号状态图；
[0013]图3是图1所示的延迟电路受干扰状态的参考图；
[0014]图4是本发明实施例提供的延迟电路的原理图；
[0015]图5是图4所示的延迟电路的信号状态图。
【具体实施方式】
[0016]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0017]如图4所示，本发明实施例提供的一种低噪声延迟电路，包括延迟电路和反馈控制电路，所述延迟电路包括第一 PMOS晶体管MP3、第一 NMOS晶体管丽1、电阻R1、充电电容Cl以及第二 PMOS晶体管MP2和第二 NMOS晶体管丽2组成的反相器，所述MP1、MP2的源极连接电源VDD、所述第一 NMOS晶体管MNl和第一 PMOS管MPl的栅极连接输入端IN、所述第二 NMOS晶体管丽2的源极和第二 PMOS晶体管MP2的漏极的公共节点连接输出端0UT，所述电阻Rl —端连接在所述第一 PMOS晶体管MPl的漏极、另一端连接在所述第一 NMOS晶体管MNl的源极、所述充电电容Cl第一端接地，第二端连接在所述反相器和所述电阻Rl和所述第一 NMOS晶体管丽I的公共节点nodel ；
[0018]所述反馈控制电路包括第三MPOS晶体管MP3和第四PMOS晶体管MP4，所述第四PMOS晶体管MP4的栅极连接所述输出端0UT，所述第四PMOS晶体管MP4的源极连接在所述第三PMOS晶体管MP3的漏极，所述第四PMOS晶体管MP4的漏极连接在所述充电电容Cl的第二端，所述第三PMOS晶体管MP3的栅极连接所述输入端IN，所述第三PMOS晶体管mp3的源极连接所述电源VDD。
[0019]所述输入端IN的输入信号从高变低时，所述第一 NMOS晶体管MNl截止，所述第一PMOS晶体管MPl导通，所述充电电容Cl储存电能，当所述充电电容Cl两端的电压达到所述反相器的翻转电平时，所述第二 NMOS晶体管MP2导通，以使得所述输出端OUT电压降低，所述第四PMOS晶体管导通MP4，所述第三PMOS晶体管MP3导通，从而使得Cl第二端的电压迅速提高，降低外部信号对延迟电路的干扰，其信号状态图，可参考图5。
[0020]采用本发明实施例提供的延迟电路，，从延迟信号输出通路上取反馈信号，使其在延迟完成后立即开启额外通路，加速延迟电容的充放电进程，使电容电压尽快远离后级信号放大电路的翻转电平，从而提高延迟单元抗干扰能力。
[0021]以上所述的【具体实施方式】，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的【具体实施方式】而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种低噪声延迟电路，其特征在于，包括延迟电路和反馈控制电路， 所述延迟电路包括第一 PMOS晶体管、第一 NMOS晶体管、电阻、充电电容以及第二 PMOS晶体管和第二 NMOS晶体管组成的反相器，所述第一、第二 PMOS管的源极连接电源、所述第一匪OS晶体管和第一 PMOS管的栅极连接输入端、所述第二 NMOS晶体管的源极和第二 PMOS晶体管的漏极的公共节点连接输出端，所述电阻一端连接在所述第一 PMOS晶体管的漏极、另一端连接在所述第一 NMOS晶体管的源极、所述充电电容第一端接地，第二端连接在所述反相器和所述电阻和所述第一 NMOS晶体管的公共节点； 所述反馈控制电路包括第三MPOS晶体管和第四PMOS晶体管，所述第四PMOS晶体管的栅极连接所述输出端，所述第四PMOS晶体管的源极连接在所述第三PMOS晶体管的漏极，所述第四PMOS晶体管的漏极连接在所述充电电容的第二端，所述第三PMOS晶体管的栅极连接所述输入端，所述第三PMOS晶体管的源极连接所述电源。
2.如权利要求1所述的低噪声延迟电路，其特征在于，所述输入端的输入信号从高变低时，所述第一NMOS晶体管截止，所述第一 PMOS晶体管导通，所述充电电容储存电能，当所述充电电容两端的电压达到所述反相器的翻转电平时，所述第二 NMOS晶体管导通，以使得所述输出端电压降低，所述第四PMOS晶体管导通，所述第三PMOS晶体管导通，以提高所述充电电容的第二端的电压。
【文档编号】H03K3/013GK103546126SQ201310517915
【公开日】2014年1月29日 申请日期:2013年10月28日 优先权日:2013年10月28日
【发明者】尹航, 王钊 申请人:无锡中星微电子有限公司