一种用于分布式综合接入系统的新型fpga模块的制作方法
【技术领域】
[0001]本发明涉及移动通信网络覆盖及优化领域，主要是一种用于分布式综合接入系统的新型FPGA模块。
【背景技术】
[0002]随着LTE等新一代通信系统的应用与发展，移动通信网络覆盖设备向小型化、小功率化、高覆盖率以及高集成度方向发展，运营商也对通信设备的访问速度以及设备的软件升级速度提出了更高的要求。
[0003]分布式综合接入系统(iDAS:1ntegrated Distributed Access System)是通过数字化处理和数字光纤传输等技术，将不同运营商、不同制式、不同频段的基站射频信号通过AU单元数字化处理后组帧通过光纤传输至EU扩展单元；再由扩展单元EU与RU进行联接，从而在RU单元将输入的不同制式、不同频段的数字信号进行射频变换和功率放大后通过天馈系统实现所有制式、所有频段信号的远端覆盖。
[0004]原有的移动通信覆盖设备访问比较慢，且不支持分布式接入系统等高度复杂拓扑的访问以及多设备同时升级，导致设备间的通信效率比较低。而随着网络覆盖率和速率需求的提高，具有可靠的，快速的设备间的网络通信的方案势在必行。
【发明内容】
[0005]基于新型FPGA的分布式综合接入系统(iDAS系统)中，RU设备理论上最多可以级联256台，如果按照之前设备一台一台升级的方案，设备软件升级所耗费时间太大，不利于设备调试以及设备运行中的维护运行。由于AU中的ARM通过UDP包的方式发送给EU以及RU，而日常信息查询采用TCP/IP方式，软件升级所占时间会比较多，本发明提供一种用于分布式综合接入系统的新型FPGA模块，可解决升级软件程序速度慢的问题。
[0006]本发明解决其技术问题采用的技术方案:这种用于分布式综合接入系统的新型FPGA模块，所述FPGA模块包括:转换检测模块101、调度模块102和存储转发模块103，所述转换检测模块101包括:格式转换子模块101a、格式逆转换子模块101b、长短包检测子模块101c、错包检测与删除子模块101d、MAC地址冲突检测子模块101e、整包转发及接收子模块1lf ;所述调度模块102采用轮询的算法，使iDAS系统实现通信信息的上报以及下发；所述存储转发模块103包括整帧存储转发子模块103a、解帧子模块103b和组帧子模块103c，其中整帧存储转发子模块103a用于将整帧以太网数据发送给调度模块102 ;解帧子模块103b用于将以太网数据从CPRI协议帧中的控制字位置解析出来；组帧子模块103c将以太网数据根据CPRI协议插入到控制字位置。
[0007]所述转换检测模块101和调度模块102之间的数据发送采用整帧模式。
[0008]所述负责格式转换子模块1la和格式逆转换子模块1lb用于将iDAS系统中的以太网数据进行重新组帧与解帧，以降低iDAS系统的传输带宽。
[0009]所述长短包检测子模块1lc和错包检测子模块1ld用于将检测系统中传输的错包以及将错包删除，增强了 iDAS系统的以太网传输稳定性。
[0010]所述MAC地址冲突检测子模块1le用于避免将iDAS系统以太网的传输崩溃。
[0011]所述整包转发及接收子模块1lf为过渡模块，用于转换检测模块101、调度模块102和存储转发模块103之间的互相访问。
[0012]FPGA模块与ARM之间采用RMII模式进行连接，FPGA模块通过模拟MAC与ARM进行通信，接收数据后由FPGA模块完成一系列的数据处理:
[0013]I)半双工模式:设备间通过CPRI协议进行传输，而CPRI协议分配给设备间通信的带宽一般不会有百兆带宽，故ARM设置为百兆半双工模式与FPGA模块进行通信。FPGA模块在设计中需要考虑各个模块之间的配合，以保证能正确从ARM端读取数据以及传送数据。
[0014]2)数据格式变换:在接收端接收数据，并且根据以太网的数据格式，转化为带有帧头指示、帧尾指示以及扩展数据位和帧尾有效数据位宽的一种数据帧格式。在发送端将接收端的处理进行逆变化，将数据发送给ARM芯片。
[0015]3)以太网包调度:在AU/EU/RU中，最终上行方向的链路只有一条，故汇聚的各个链路上的以太网包，首先需要解析出来，整包存储后，然后由调度模块进行调度，整包进行读取，在这里的调度方式采用轮询的方式进行。轮询方式工作原理简单，易于实现，且逻辑资源占有量少，并且可以保证满足设计要求。
[0016]3)组帧解帧:基于CPRI协议来传输以太网数据。CPRI协议定义了以太网包在CPRI帧格式中的位置，在将以太网数据插入到对应的CPRI帧格式中后，通过光纤可以实现数据从AU/EU/RU之间的传递。
[0017]4)MAC地址过滤以及长短包截取:由于以太网包在链路中是以广播包的形式发送，为了防止设备自己发送自己收的情况，设计了 MAC地址过滤模块，用来屏蔽这类包；并且由于在上电或者插拔光纤过程中，产生错误的包，需要对错包进行过滤；低于设置长度的包进行过滤，超出设置长度的包进行截位，并且添加标志位。
[0018]本发明有益的效果是:本发明涉及的设备间通信的实现方法具有显著的优点:按照之前iDAS系统的升级方案，只能进行点对点升级，而目前的方案可实现理论上最多级联256台自动快速RU升级，大大节省了升级时间；该实施方案实现简单，性能可靠，不需要占用FPGA大量资源，可以节省设备的成本；该实施方案可应用于直放站等相关产品中，可移植性高，复用性好，减少了开发时间与成本。
【附图说明】
[0019]图1为分布式综合接入系统(iDAS)整体示意图；
[0020]图2为本发明的FPGA模块示意图。
【具体实施方式】
[0021]下面结合附图和实施方法对本发明作进一步介绍:
[0022]图1是分布式综合接入系统(iDAS)的最小单位示意图。该系统包括有近端设备AU，扩展设备EU和远端设备RU。系统下行链路:近端单元AU通过射频接口耦合基站扇区信号，经双工器、模拟变频、模数转换(ADC)、数字下变频(DDC)后进行电光转换，数字光信号按照CPRI帧结构通过光纤传输到中继扩展单元EU，WLAN、Small cell等数字信号通过EU单元上面的千兆/百兆以太网口接入，并和AU输入的光纤信号再次组帧成新的CPRI帧结构通过光纤传输至远端单元RU，远端单元经光电转换、数字上变频(DUC)、数模转换(DAC)、模拟变频后进入射频功率放大器，最后大功率射频信号送到天馈系统。而WLAN信号则从CPRI帧结构中提取出来，通过AP模块发出WLAN信号。分布式综合接入系统上行链路:采用与下行同样的处理过程。
[0023]图2是本发明的FPGA模块框图，其包括转换检测模块101、调度模块102和存储转发模块103。
[0024]其中，转换检测模块101包括:格式转换子模块101a、格式逆转换子模块101b、长短包检测子模块101c、错包检测与删除子模块101d、MAC地址冲突检测子模块101e、整包转发及接收子模块10 If。