均技术。此处，考虑DC校正技术，设定 者在选择性和设定时间之间面临一个均衡。存在于相关技术中另一个缺点是是对于数字基 频'I'以及'Q'使用了相同的增益产生消除信号。存在于上述技术中的再一个缺点是，适 配率的固定值（僵化，rigid)为在通信单元的功率范围内选择。
[0012] 因此，迫切需要提出一种改进的集成电路、通信单元以及消除方法。
【发明内容】
[0013] 有鉴于此，本发明致力于减轻、缓和或消除上述提及的一个或多个缺陷，提供了一 种集成电路和无线通信单元。
[0014] 依据本发明的第一实施例，提供一种无线通信单元，包含：一发送器，用于处理一 基频发送信号，以产生用于无线传输的一第一无线频率信号；一接收器，用于接收一第二无 线频率信号，以及将该第二无线频率信号转换为一基频接收信号，其中，该接收器包含一求 和模块，用于将一消除信号以及该基频接收信号相加；一选择单元，用于将该发送器以及该 接收器耦接到一天线，其中，该第一无线频率信号的一减少部分引入到该第二无线频率信 号，以产生该基频接收信号中的二阶互调失真成分；以及一适应性估计器模块，包含第一 滤波器和第二滤波器，该第一滤波器用于对该基频接收信号进行滤波以移除直流偏移，该 第二滤波器用于对该基频发送信号进行滤波以移除直流偏移，以及该适应性估计器模炔基 于该已滤波基频发送信号以及该已滤波基频接收信号产生该消除信号，以输入到该求和模 块。
[0015] 依据本发明的第二实施例，提供一种用于无线通信单元的集成电路。该集成电路 包含：一发送器，用于处理一基频发送信号，以产生用于无线传输的一第一无线频率信号； 一接收器，用于接收一第二无线频率信号，以及将该第二无线频率信号转换为一基频接收 信号，其中，该接收器包含一求和模块，用于将一消除信号以及该基频接收信号相加；一选 择单元，用于将该发送器以及该接收器耦接到一天线，其中，该第一无线频率信号的一减少 部分引入到该第二无线频率信号，以产生该基频接收信号中的二阶中间调制失真成分；以 及一适应性估计器模块，包含第一滤波器和第二滤波器，该第一滤波器用于对该基频接收 信号进行滤波以移除直流偏移，该第二滤波器用于对该基频发送信号进行滤波以移除直流 偏移，以及该适应性估计器模炔基于该已滤波基频发送信号以及该已滤波基频接收信号产 生该消除信号，以输入到该求和模块。
[0016] 本发明提供的集成电路以及无线通信单元克服了先前技术的缺陷，并且提高了效 能。
[0017] 本发明的其他方面将参考下述实施例详细说明书如下。
【附图说明】
[0018] 以下将参照多个附图为例，对本发明的实施例进行详细的描述。附图中的元素描 述仅是一种示例说明，为了更清楚、简单的描述本发明，而并非对本发明的限制。例如，各个 附图中所出现的符号数字仅是为了能更简单的理解本发明而已。
[0019] 图1为现有的高频通信单元中引起二阶互调乘积干扰效应的电路示意图；
[0020] 图2为现有的使用二阶互调失真问题的已知解法的通信单元的模块示意图；
[0021]图3为根据本发明一实施例的无线通信单元的模块示意图；
[0022] 图4为本发明实施例的无线通信单元的更详细的模块示意图；
[0023] 图5A为依据本发明实施例的二阶互调失真的基本模型的结构示意图；
[0024] 图5B为本发明实施例的二阶互调失真的扩展模型的结构示意图；
[0025]图6为图4所示接收器路径的接收器基频处理模块的模块示意图；
[0026] 图7为实现固定延迟同步技术的自调节延迟机制的电路示意图；
[0027] 图8为本发明实施例中典型的计算系统800的结构示意图。
【具体实施方式】
[0028] 本发明实施例结合通信单元来描述，该通信单元支持CDMA通信。但是，所属领域 技术人员可以了解，此处描述的一些概念也可以通过其他类型的无线通信单元来体现，因 此，本发明不限于CDMA通信单元。
[0029] 首先参考图3,图3为根据本发明一实施例的无线通信单元300的模块示意图，其 中，无线通信单元有时候在蜂窝通信中称作移动用户单元（MobileSubscriberUnit，MS) 或者在第三代合作伙伴计划（3rdGenerationPartnershipProject，3GPP)通信系统中称 作用户设备（UserEquipment，!?)。无线通信单元300包含天线302,优选地親接到双重滤 波器/天线开关（duplexfilter/antennaswitch)304上，该双重滤波器/天线开关304 用于在无线通信单元300的接收以及发送链（chain)之间提供隔离。
[0030] 在接收器链上，如现有技术所知，包含接收器前端电路306 (有效提供接收、滤波 以及中间或者基频频率转换）。接收器前端电路306串联耦接到信号处理模块308。来自 信号处理模块308的输出提供给适当输出装置310,码功率指示（codepowerindicator) 电路312,码功率指示电路312反过来耦接到控制器314,控制器314维持整体用户单元控 制。控制器314可以因此从已经恢复信息中接收二进制误码率（BER)或者帧误码率（Frame ErrorRate，FER)数据。控制器314也耦接到接收器前端电路306以及信号处理模块 308 (通常由数字信号处理器330实现，数字信号处理器简写作DSP)。控制器314也耦接到 存储器装置316,存储器装置316选择性地储存运作定制（regime)，例如解码/编码函数、 同步模式（pattern)、码序列、RSSI数据以及类似参数。
[0031] 根据本发明实施例，存储器装置316储存滤波器信息，例如适应性滤波器系数、 线性发送-接收增益值、时间校准设定（timealignmentsetting)、适配率（adaptation rate)值、DC滤波器调谐（tuningrate)率等。存储器装置316可储存整个上层的状态机 (statemachine)数据/代码，通过整个状态机数据/代码配置可用来控制底层的硬件。包 含在存储器装置316中的数据可以由无线通信单元300所使用，以及由信号处理模块308 所处理。进一步说，计时器318耦接到控制器314,以控制无线通信单元300内的工作时序 (依赖于时间信号的发送或者接收）。
[0032] 至于发送链，实质上包含输入装置320、例如键盘，输入装置320通过发送器/调制 电路322以及功率放大器324串行耦接到天线302。发送器/调制电路322以及功率放大 器324运作上响应控制器314。
[0033] 发送链上的信号处理模块可以实现为与接收链上的处理器不同。可替换地，单一 处理器模块308可以用图3实现发送以及接收信号的处理。很清楚地，无线通信单元300 中的各种元件均可以离散或者集成元件形式予以实现，因此在最终的架构中仅为专用或者 设定选择。
[0034] 现在参考图4,图4为本发明实施例的无线通信单元400的更详细的模块示意图。 无线通信单元400包含数字基频'I'以及'Q'信号402、404,数字基频'I'以及'Q'信号 402、404输入到发送链数模转换器（TXDAC)406,其中数字基频'I'以及'Q'信号402、404 转换为模拟基频'I'以及'Q'信号，然后经低通模拟抗混叠（anti-aliasing)滤波器408 滤波。已滤波基频信号然后使用耦接到本地振荡器（LO)412的混频器级410进行上变频