用以耦接第二信号输出端(耳机连接器201的第四接脚PIN4)。接脚切换单元202包括第一开关SWl与第二开关SW2，其中第一开关SWl与第二开关SW2皆为三端的切换元件。第一开关SWl的第一端耦接第一输入端P21，第二端耦接于第二输入端P22,第三端则稱接于第一输出端P23,根据控制信号CSl导通第一输入端P21或第二输入端P22至第一输出端P23。第二开关SW2的第一端可耦接第三接脚PIN3，第二端可耦接于第四接脚PIN4，第三端则耦接于第一输出端P23，根据控制信号CSl导通第一输入端P21或第二输入端P22至第二输出端P24。
[0075]当接脚切换单元202导通第一输入端P21至第一输出端P23时，接脚切换单元202导通第二输入端P22至第二输出端P24。当接脚切换单元202导通第一输入端P21至第二输出端P24时，接脚切换单元202导通第二输入端P22至第一输出端P23。
[0076]检测单元204包括比较器210、第一延迟单元220、第三开关SW3、第四开关SW4、电阻R、第一锁存器222、第二锁存器231与第二延迟器230。比较器210具有一非反相输入端、一反相输入端与一输出端，其非反相输入端I禹接于第一输出端P23,反相输入端I禹接于一第一参考电压VI。第一延迟单元220包括一非门221与一异或门(XOR) 223，异或门(XOR) 223的两个输入端分别耦接于比较器210的输出端与非门221的输出端。比较器210的输出端耦接非门(NOT) 221的输入端，并经由非门221输出反相的输出信号至异或门223的其中一个输入端。使用此电路组合目的为让比较器210无论结果为高或低电平，皆能送出相同讯号以关闭第三开关SW3、第四开关SW4。第一延迟单元220的输出端耦接于第三开关SW3与第四开关SW4的控制端。第二延迟单元230的输入耦接于第一延迟单元220，用以延迟控制信号CS2以控制第五开关SW5。电阻R耦接于第五开关SW5与第一输出端P23之间，第五开关SW5的另一端耦接于测试电压VDD。第三开关SW3耦接于接地GND与第二输出端P24之间。第三开关SW3、第四开关SW4与第五开关SW5皆受控于控制信号CS2。
[0077]值得注意的是，第一锁存器222的致能端E接收接脚插入信号CS3，第一锁存器222的接脚D接收控制信号CSl，第二锁存器231的接脚Q耦接至接脚切换单元202。第一锁存器222耦接于比较器210与接脚切换单元202之间，可根据延迟后的接脚插入信号CS3传递与锁存控制信号CSl以在确认麦克风脚位后维持接脚接换单元202的导通路径。第二锁存器231的接脚E接收接脚插入信号CS3，第二锁存器231的接脚D耦接于第二缓冲器230的输出，第二锁存器231的接脚Q耦接于第五开关SW5。第二锁存器231耦接于第二缓冲单元230与开关SW5之间，可根据延迟后的接脚插入信号CS3传递与锁存控制信号CS2，以在确认麦克风脚位后维持第五开关SW5的导通状态。在本实施例中，第一锁存器222与第二锁存器231以D型触发器实现，但本实施例不限制于D型触发器。
[0078]第一锁存器222与第二锁存器231的功能在于检测单元204完成脚位检测后，传递并且锁存住正确的控制信号CS1、CS2的电平，使第五开关SW5与接脚切换单元202可以维持在正确的导通状态下。第一锁存器222与第二锁存器231所接收的接脚插入信号CS3经过适当的延迟，以在完成麦克风脚位判断后再将控制信号CS1、CS2传递至接脚切换电路202与第五开关SW5。在完成脚位切换后，控制信号CS1、CS2的变化不会影响接脚切换电路202，直到第一锁存器222与第二锁存器231再一次触发才会更新Q端的脚位信号以重新切换接脚切换电路202的导通状态。
[0079]当电容式麦克风101经由耳机连接器201连接至接脚检测电路200时，接脚切换单元202先维持目前的导通状态，举例来说，将第一输入端P21导通至第一输出端P23，将第二输入端P22导通至第二输出端P24。此时，第五开关SW5关闭，第三开关SW3与第四开关SM导通。测试电压VDD、电阻R与电容式麦克风101形成一电路回路，其中第一输出端P23与第二输出端P24之间的输出电压VP反应出场效应晶体管106的漏极与源极之间的电压差。
[0080]由图2B电路可知，比较器210用以比较第一输出端P23的输出电压VP与第一参考电压Vl。当输出电压VP大于第一参考电压Vl时，接脚切换单元202维持目前的导通状态；当输出电压VP小于第一参考电压Vl时，接脚切换单元202改变目前的导通状态。
[0081]当第一输出端P23是正确耦接于电容式麦克风101的麦克风接脚MIC (即耳机连接器201的第三接脚PIN3)时，输出电压VP大于第一参考电压VI，使比较器210输出逻辑高电压的控制信号CSl至接脚切换单元202以维持目前的导通状态。第一延迟单元220延迟控制信号CSl以输出控制信号CS2至第三开关SW3与第四开关SW4。第三开关SW3与第四开关SW4对应关闭(不导通)，然后第五开关SW5因为第二延迟单元230的延迟而稍后导通以将第一输出端P23导通至麦克风输出端PMIC。此时延迟适当时间的耳机孔插入检测结果(即通过缓冲器205传递的接脚插入信号CS3)，作为D型触发器(LATCH1与LATCH2)的控制脚(接脚E)所接收到的信号。控制信号CSl、CS2分别为LATCHl与LATCH2的数据脚(接脚D)所接收到信号。耳机孔插入检测结果为定值，耳机拔出前能锁定LATCHl与LATCH2的输出状态。故检测动作完成第一次后，CSl与CS2在耳机拔出前状态皆不改变。耳机拔出后，变化的耳机孔插入检测结果作为接脚检测电路200所有开关(SW1-5)恢复原设定值的信号。
[0082]当第一输出端P23是耦接于电容式麦克风101的接地GND (即耳机连接器201的第四接脚PIN4)时，输出电压VP小于第一参考电压VI，使比较器210输出逻辑低电压的控制信号CSl至接脚切换单元202以改变目前的导通状态。在接脚切换单元202将第一输出端P23切换至电容式麦克风101的麦克风接脚MIC (即耳机连接器201的第三接脚PIN3)时，检测单元204便输出逻辑高电压的控制信号CSl以使接脚切换单元202维持目前的导通状态，并且依序关闭第三开关SW3与第四开关SW4，以及导通第五开关SW5。D型触发器(LATCH1与LATCH2)，在耳机拔出前锁定各个开关的状态。
[0083]同理，当连接至接脚检测电路200的耳机连接器201是属于CTIA规格时，输出电压VP在第一输出端P23耦接至第四接脚PIN4时产生较高的电压电平，在第一输出端P23耦接至第三接脚PIN3时产生较低的电压电平。藉由上述变化，接脚切换单元202将第一输出端P23正确地耦接至第四接脚PIN4以正确传出麦克风的信号至系统250。
[0084]由上述电路作动可知，检测电路204可以用来判断第一输出端P23与第二输出端P24之间的电压变化以检测接脚切换单元202是否正确将第一输出端P23耦接于麦克风的麦克风接脚MIC，然后控制接脚切换单元202正确导通对应的接脚至后端的系统250以完成自动检测与切换OMTP与CTIA两种规格麦克风连接器的效果。
[0085]值得注意的是，上述图2B中的第一延迟单元220是以此异或门与非门的组合为例说明，其可以由其他元件或逻辑电路，如缓冲器、延迟器等组成，本实施例