电子受控电路的可变电容器。电阻器3-322和电容器3-325的电阻和电容值分别定义了 “卷起点”，该卷起点是均衡器3-209将开始升高均衡器3-209的输出信号3-120的频率。
[0038]在实施例中，任意或每个有源器件3-305和3-315是n_MOS晶体管。当有源器件
3-305是n-MOS晶体管时，该n_M0S晶体管3-305具有与第一电路径3-307连接的漏极，和与第二电路径3-310连接的源极。当有源器件3-315是n-MOS晶体管时，该n_M0S晶体管3-315具有与第三电路径3-317连接的漏极，和与第四电路径3-320连接的源极。在另一个实施例中，任意或每个有源器件3-305和3-315可以是具有电流增益和三个端子的另一类型的晶体管或另一类型的器件。
[0039]在实施例中，在通信模块305中与均衡器3-309集成在一起的复位模块3-207包括作为第一复位开关的第三有源器件3-330。该第三有源器件3-330具有被配置为接收复位信号3-214的输入和与电源电压3-211和第一电路径3-307连接的两个输出端子。在实施例中，第三有源器件3-330是具有被配置为接收复位信号3-214的栅极或基极的晶体管。
[0040]复位模块3-207具有作为第二复位开关的第四有源器件3-340，其具有被配置为接收复位信号3-214的输入，并且具有与电源电压3-211和第二电路径3-317连接的两个输出端子。在实施例中，第四有源器件3-340为具有被配置为接收复位信号3-214的栅极或基极的晶体管。
[0041]在实施例中，任意或每个有源器件3-330和3-340是ρ-MOS晶体管。当第三有源器件3-330是p-MOS晶体管时，该p-MOS晶体管具有与第一电路径3-307连接的漏极，和与电源电压3-211连接的源极。当第四有源器件3-340是p-MOS晶体管时，该p-MOS晶体管具有与第二电路径3-317连接的漏极，和与电源电压3-211连接的源极。在该实施例中，当复位信号3-214为低时，有源器件3-330和3-340将导通，且当复位信号3-214为高时，有源器件3-330和3-340将关断。在另一个实施例中，任意或每个有源器件3-330和3-340可以是另一类型的晶体管或另一类型的开关元件。在另一个实施例中，有源器件3-330和3-340可在当复位彳目号3-214为尚时导通，并在当复位彳目号3-214为低时关断。
[0042]差分输出电压路径3-218和3-219分别发送差分输出电压信号Vtjutl和V out2o第一差分输出电压路径3-218和第二差分输出电压路径3-219分别与第一电路径3-307和第二电路径3-317连接。
[0043]第一负载电阻器350和第一负载电容器3-352与第三有源器件3-330的输出端子连接。第一负载电阻器350、第一负载电容器3—352，、和第三有源器件3-330并联连接，即，第三有源器件3-330的第一和第二输出(开关端子)与第一负载电阻器350和第一负载电容器3-352的每个的相对侧连接。在有源器件3-330是MOS晶体管的实施例中，第一负载电阻器350和第一负载电容器3-352与MOS晶体管3-330的源极和漏极连接。
[0044]第二负载电阻器353和第二负载电容器3-354与第四有源器件3-340的输出端子连接。因此，第二负载电阻器353、第二负载电容器3-354、和第四有源器件3-340并联连接，即，第四有源器件3-340的第一和第二输出(开关端子)与第二负载电阻器353和第二负载电容器3-354的每个的相对侧连接。在有源器件3-340为MOS晶体管的实施例中，第二负载电阻器353和第二负载电容器3-354与MOS晶体管3-340的源极和漏极连接。
[0045]负载电容器3-352和3_354的每个的电容值可表示复位模块3-207的电路中的寄生电容，和/或通信模块305外部的并且与第一和/或第二差分输出电压路径3-218和/或3-219连接的电路的电容。类似地，负载电阻器350和353的每个的电阻值可表示对应于复位模块3-207中的漏电流的电阻，和/或在通信模块305外部的且与第一和/或第二差分输出电压路径3-218和/或3-219连接的电路的电阻。负载电阻器350和353的每个的电阻值可以是可编程的值。
[0046]在复位模块3-207的实施例中，将负载电阻器350和/或353中的至少一个的电阻值设定为与电路的有效输出电阻可比的值或大于电路的有效输出电阻的值，该电路包括有源器件3-330/3-305和3-340/3-315，以及与3-307和3-317连接的负载电路。当电阻器350和353的电阻足够大时，在图3中可将电阻器350和353省略，且电阻值可被认为基本上无穷大。
[0047]当省略了电阻器350和353时，当有源器件3-330和3-340关断时，第一和第二差分输出电压Vwtl和V 以基本线性的方式改变。另一方面，当通信模块305具有较低电阻的负载电阻器350和353时，第一和第二差分输出电压Vtjutl和Vwt2改变，使得以指数形式接近极限值。
[0048]由有源器件3-305的第一电流源3-360控制的第一尾电流^山通过第二电路径3-310流向接地。由有源器件3-315的第二电流源3-365控制的第二尾电流1^12通过第四电路径3-320流向接地。在实施例中，第一和第二电流源3-360和3-365运行，使得第一尾电流Itaill与第二尾电流I tail2具有大约相同的幅值和方向，且第一和第二电流源可被称为第一和第二恒定电流源3-360和3-365。
[0049]图4示出了根据本公开的实施例的与图3的通信模块305相关的信号的波形图。波形405表示复位信号3-214。波形408表示输出电压信号3-120，其对应于Vwtl-Vrat2的值。波形452表示输入电压信号Vin，其对应于Vin2-Vinl的值。
[0050]表示复位信号3-214(图3)的波形(或复位信号波形)405在时间间隔404期间为低，从而允许复位模块3-207执行开关功能。复位模块3-207将在通信模块305的输出处3-208处的两个差分输出电压信号Vtjutl和V 拉向偏置电压电平(例如，电源电压VDD)。因此，表示输出信号Vrat的波形(或输出信号波形)408变得靠近零电压电平456。当复位信号处于引起复位单元拉动(pull)差分输出电压信号Vwtl和Vtjut2的值时，复位信号3-214被称作“被设置(asserted) ”，且当复位信号没有处于这样的值时，被称作“被解除设置(de-asserted)”。
[0051]在时间间隔406期间，复位信号波形405为高(即，复位信号3_214被解除设置)且输入电压Vin在波形部分452为高(高于零电压参考电平459)。因此，第一输入差分电压信号Vinl小于第二输入差分电压信号V in2。由于第一输入差分电压信号Vinl小于第二输入差分电压信号Vin2，流过第一有源器件3-305的电流小于流过第二有源器件3-315的电流。因此，第一和第二差分输出电压Vratl和V wt2都减小，且第一差分输出电压V outl以慢于第二差分输出电压Vtjut2减小的速率减小，使得表不输出信号V OTt的输出信号波形408(即，Voutl-Vout2)沿波形部分453朝向电压电平线454增加。
[0052]在时间间隔410期间，复位信号波形405在复位阶段期间变低，这导通了有源器件
3-330和3-340。有源器件3-330和3-340分别将电压Vtjutl和V 拉向电源电压电平VDD。因此，表示Vwtl和V _2之间差值的波形408沿波形部分454降低，并变得接近零电压电平456。
[0053]在时间间隔407期间，复位信号波形405为高，且在波形部分458处输入电压Vin为低(低于零电压参考电平459)。因此，第一输入差分电压信号Vinl将大于第二输入差分电压信号Vin2，且因此，流过第一有源器件3-305的电流大于流过第二有源器件3-315的电流。因此，第一差分电压输出Vratl以快于第二差分电压输出Vrat2降低的速率降低，使得输出信号波形408(即，Vratl-Vtjut2)沿波形部分460向电压电平线461进一步降低。
[0054]在时间间隔412期间，复位信号波形405在复位阶段期间变低，这导通了有源器件
3-330和3-340。因此，有源器件3-330和3-340将电压Vtjutl和V _2分别拉向电源电压电平VDD。由于Vwtl和V 之间的差值在复位阶段期间变小，因此输出信号波形408靠近零电压电平456。
[0055]图5是示出了根据本公开的实施例的与图3的通信模块305相关的增益(dB)相对于频率值的波形500。波形500示出了，均衡器3-209被配置为使用不同增益将输入电压
3-110的不同频率分量放大，以产生输出信号3-120。例如，波形500示出了均衡器3-209向具有大约IGHz的频率的输入电压3-110的分量提供20dB升高。增益升高开始发生的频率(“卷起点”505)反比于(R1*C1)的值，其中Rl是电阻器3-322的电阻值，且Cl是电容器3-325的电容值。因此，可能通过改变电阻值Rl和/或电容值Cl调整增益升高的带宽。
[0056]图6是根据本公开的实施例的通信模块605的方框图。通信模块605包括复位模块6-207、均衡器6-209以及与复位模块6-207和均衡器6-209连接的采样器