确定出用于携带数据信息的数据段，并将所述同步信息写入所述数据段中。
[0035]主站为了实现与从站之间的时间同步，主站需要获取到与各从站的时间计时器的偏差值，因此主站在接收到从站返回的携带时间戳的反馈数据包时，主站将记录接收反馈数据包的接收时刻，然后获取向该从站发送业务数据包的发送时刻，将发送时刻与接收时刻这和与反馈数据包中的时间戳之间差值的一半作为本次通讯周期内主站的时间计数器与从站的时间计数器之间的时间偏差值，当然该偏差值被作为主站与从站之间传输的同步信息。
[0036]当然，主站虽然能够计算出时间偏差值，但是必须要从站上传时间戳，因此从站接收到主站发送的携带上一次通讯周期得主站得到的时间几时去的偏差值的业务数据包时，从站将根据该偏差值，获取与主站之间的时间戳，并生成携带时间戳的反馈数据包。
[0037]为了防止主站与从站之间的同步抖动，因此从站处理器还用于将本次通讯周期得到的偏差值与保存的之前通讯周期获得N个偏差值之间的算数平均值作为平均偏差值，确定接收业务数据包时记录的接收时刻，以及向主站发送反馈数据包的反馈时刻，将接收时刻与平均偏差值之和以及反馈时刻与平均偏差值之和的和确定为时间戳，N为大于等于I的整数。
[0038]从站在得到平均偏差值之后，从站处理器将根据该平均偏差值来调整自身的时间计数器，从而降低主站与从站之间的同步抖动。
[0039]进一步，在本发明实施例中主站与多个从站之间组成一个环形网络拓扑结构，为了提高环形网络拓扑结构中主站与从站之间的通讯效率，因此主站处理器还用于在依次连接的多个从站中确定出处于中间位置的中心从站，通过一个网口向所述网口与所述中心从站之间的从站发送携带检测信息的业务数据包，通过另一网口向所述中心从站以及另一网口与所述中心从站之间的从站发送携带检测信息的业务数据包。
[0040]进一步，在本发明实施例中为了避免从站的故障导致系统瘫痪的问题，因此，在本发明实施例中主站处理器，还用于获取所有未发送反馈数据包的从站，在所有未发送反馈数据包的从站中确定与主站的网口传输距离最短的从站为断网从站，通过与断网从站传输距离最短的网口向断网从站与所述网口之间的从站发送业务数据包，通过另一网口向断网从站以及断网从站与另一网口之间的从站发送业务数据包。
[0041]进一步，为了更加准确的确定出断网或者故障的从站，因此，主站处理器还用于获取所有未发送反馈数据包的从站的从站标识，并根据从站标识确定出与主站的端口传输距离最短的从站，若是在连续3次未接收到从站的反馈数据包时，则确定该从站为断网从站。
[0042]下面通过具体的应用场景对本发明技术方案做进一步的说明。
[0043]具体来讲，如图3所示为本发明实施例中主站的结构示意图，在主站中包括微处理器(英文:Digital Signal Processor简称:DSP)、可编程门阵列(英文:Field-Programmable Gate Array 简称:FPGA)、外部信号接口芯片 PHY_1 和 PHY_2、网络变压器I和网络变压器2、网口 E1、网口 E2，这里的DSP和FPGA统称为主站处理器；
[0044]其中，FPGA中包含:记录模块、控制模块、命令缓存模块、反馈缓存模块以及本地时钟，该记录模块用于解析以及记录接收反馈数据包和发送业务数据包的时间；命令缓存模块用于缓冲FPGA与DSP间主站下发的业务数据包；反馈缓存模块用于缓存主站接收的反馈数据包；控制模块用于控制数据包走向、解析命令数据包内的链路控制命令。另外，在主站的FPGA中还存在有处理模块，该处理模块用于处理反馈包中的链路信息和状态并控制主站数据包的发送顺序。
[0045]其中，网口 El连接网络变压器1，网络变压器I连接PHY1，网络变压器I连接至记录模块I，记录模块I的一端连接通过触发开关S3连接至反馈缓存模块，反馈缓存模块连接至DSP ;记录模块I的另一端通过触发开关SI连接至命令缓存模块，命令缓存模块连接至DSP，记录模块I的还连接至时间计数器。网口 2与网口 I的连接关系对称(具体如图3所示)。
[0046]通过上述的连接关系，网口以及主站与从站之间的网线形成网络的物理层，FPGA完成数据的传输和链路控制，实现网络的数据链路层，DSP完成用户数据的计算、系统命令的下发、反馈数据的分析，实现网络的应用层。
[0047]主站在正常工作时包括了两种数据包的处理模式:一种是发送模式，另一种是接收模式。在发送模式时，主站的处理模块指示控制模块中的触发开关SI或者S2接通，此时主站将命令缓存模块中缓存的命令数据包通过网口 El或者网口 E2发送至从站，此时记录模块I将记录发送命令数据包的时间；当为接收模式时，控制模块中的触发开关S3或者S4接通，此时反馈缓存模块将接收从网口 E2发来的反馈数据包，并缓存该反馈数据包，此时记录模块2将记录接收到反馈数据包的时间。
[0048]图4为本发明实施例中从站的结构示意图，在从站中包括DSP、FPGA, PHY_1和PHY_2、网络变压器、网口 E1、网口 E2，这里的DSP和FPGA统称为主站处理器，其中，PHY、网络变压器、网口以及主站与从站之间的网线过程网络的物理层，FPGA完成数据的传输和链路控制，实现网络的数据链路层，DSP完成用户数据的计算、系统命令的下发、反馈数据的分析，实现网络的应用层。
[0049]其中，FPGA中包含:记录模块、控制模块、命令缓存模块、反馈缓存模块以及本地时钟，该记录模块用于解析以及记录接收和发送数据包的时间；命令缓存模块用于缓冲FPGA与DSP间从站接收的数据包；反馈缓存模块用于缓存从站上传的反馈数据包；控制模块用于控制数据流走向、解析命令数据包内的链路控制命令。
[0050]其中，网口 El连接网络变压器1，网络变压器I连接PHY1，网络变压器I连接至记录模块1，记录模块I的一端连接通过触发开关S3以及连接至反馈缓存模块，并通过触发开关S5连接至命令缓存模块，反馈缓存模块以及命令缓存模块分别连接至DSP ;记录模块I的另一端通过触发开关SI连接至命令缓存模块，并且通过S5连接至反馈缓存模块；记录模块I的一端还连接至时间计数器。网口 2与网口 I的连接关系对称。
[0051]通过上述连接关系，网口以及主站与从站之间的网线形成网络的物理层，FPGA完成数据的传输和链路控制，实现网络的数据链路层，DSP完成用户数据的计算、系统命令的下发、反馈数据的分析，实现网络的应用层。
[0052]主站与从站之间通过网口 E1、网口 E2以及标准网线连接成如图4所示的环形网络拓扑结构，主站与从站之间通过标准网线完成连接之后，则系统进行如下阶段:
[0053]I)、初始化阶段
[0054]系统上电，主站与从站都进入到等待状态，此时系统将监测主站中用于记录时间戳的时间记录模块是否准备好，并且还将监测用于生成业务数据包的DSP是否准备好从站的配置数据，若都准备好，则系统进入到“计算ID阶段”。
[0055]2)、计算ID阶段
[0056]以图5说明，主站通过端口 El向第一个从站下发计算ID数据包，在该计算ID数据包中携带了初始ID以及从站配置信息，在第一个从站接收到主站发送的计算ID数据包时，主站将解析出计算ID数据包中的初始ID，并对初始ID做对应调整，比如说在初始ID上加I，从而第一个从