LNA 640和耦合到其的接收器之间的阻抗匹配。可以在SoC上的处理器执行的软件程序的控制下，通过将具有已知幅值的测试信号音调注入到发射器合成器，接着该发射器合成器产生调制的RF信号，执行调谐。尽管功率放大器输出测试信号调制的RF信号，LNA 640可以监测输出的RF信号并将其传递给接收器。接收器可以接着确定输出的RF信号的信号强度。然后，软件程序可以使调谐电容器649的值在其范围内被调谐，直到在接收器处确定最大信号电平。一旦确定最大信号电平，可调谐电容器649可以被设置为产生最大信号强度的值。
[0035]在另外的实施例中，存在两个可调谐电容器649，其中一个可调谐电容器耦合在节点646和地参考之间，而另一个可调谐电容器耦合在节点647和地参考之间。在这样一个实施例中，LNA放大器部分642、643中的一者或两者可以被配置为允许LNA 640以差分模式或单端模式运行。在此情况下，两个可调谐电容器可以被调谐，以针对两个运行模式优化LNA 640和接收器之间的阻抗匹配。
[0036]图7是包括在SoC 700上的收发器中的可配置单端收发器LNA 740的一个实施例的原理图。例如，SoC 700可以类似于SoC 100接收器740可以使用可调谐电容器649、以类似于针对接收器640描述的方式相同的方式被调谐。在一些实施例中，差分接收器640可以被配置为通过禁用LNA 643运行为单端接收器740。非对称匹配网络660类似于之前描述的非对称匹配网络，并且其允许数字无线电设备700被配置为具有差分RX/TX、单端RX/TX、具有差分TX的单端RX，或者具有单端TX的差分RX，从而匹配上面更详细描述的具体应用。
[0037]图8是说明调谐具有非对称匹配网络的收发器的流程图。在某个时间点上，例如在包含收发器的SoC上电时，或者在SoC的连续运行期间，当SoC上的处理器执行的应用需要改变收发器的运行模式时，收发器的可配置部分可以经配置802从而以第一运行模式运行。例如，对于较低功率运行，发射器的功率放大器可以被配置为以单端运行模式运行，但是可以被配置为以差分运行模式运行一段时间以便提供增加的传输功率。类似地，接收器LNA可以被配置为以单端运行模式或以差分运行模式运行。
[0038]测试音调可以从收发器的发射器部分经由通过匹配网络耦合到SoC的天线发射804。匹配网络可以是如前面详细描述的非对称匹配网络。
[0039]发射的测试音调可以由收发器的接收器部分监测806，以便产生接收的测试音调信号。在正常运行期间，接收器被关闭，而发射器在运行。由于发射器输出信号被直接耦合到接收器LNA输入端，输出信号可以淹没(swamp)LNA的输入。为了避免这种情况，功率放大器的输出信号电平被偏置以便不破坏LNA的半导体器件。在可调谐电容器的校准期间，可以减小功率放大器的增益，从而允许接收器监测发射器信号而不淹没该发射器信号。
[0040]耦合收发器的可配置部分的SoC内的可调谐电容器可以在范围值上被调谐808。在电容器正被调谐时，可以针对可调谐电容器的各种值，确定接收的测试音调信号的信号强度。如上面更详细描述的，可调谐电容器被配置为针对每个运行模式优化可配置部分的阻抗匹配。
[0041]可调谐电容器接着被设置810为产生最佳接收的测试音调的值。
[0042]在一些实施例中，发射器功率放大器的增益可以是可调节的，和/或接收器的低噪声放大器的增益可以是可调节的。在这种情况下，增益可以被调节812并且可以在所选增益电平上执行优化接收的音调的过程。
[0043]在此实施例中，微处理器可控地耦合到功率放大器和可调谐电容器。微处理器执行的代码可操作以将功率放大器配置为单端功率放大器或差分功率放大器，并调节可调谐电容器从而优化任一种配置中的功率放大器和天线之间的阻抗匹配。类似地，微处理器执行的代码可操作以将低噪声放大器配置为单端低噪声放大器或差分低噪声放大器，并调节耦合到低噪声放大器的可调谐电容器，从而优化低噪声放大器和接收器之间的阻抗匹配。
[0044]上述过程还可以在掉电一段时间之后每次SoC启动时执行。例如，通过优化每次SoC上电时的可调谐电容器的设置，能够补偿元件老化效应。
[0045]系统示例
[0046]图9是一个示例SoC 900的框图，该SoC包括数字无线电设置930，其包括可配置收发器932。可配置收发器932包括一个或更多个调谐电容器，如上面更详细描述的，可以通过将控制字写入无线电控制寄存器934中，配置该调谐电容器。存储在存储器904中并由处理器902执行的软件应用程序可以根据其上执行的应用的需要来控制和配置数字无线电设备。蓝牙无线电设备的一般操作是已知的，因此不再本文中进一步详细描述。非对称匹配网络960类似于之前描述的非对称匹配网络并允许数字无线电设备930被配置为差分RX/TX、单端RX/TX、具有差分TX的单端RX，或具有单端TX的差分RX，从而适合具体应用，如上更详细描述的。
[0047]SoC 900包括提供完整片上系统的附加系统元件。调试接口 906实现两线路串行接口，其用于电路内调试。通过该调试接口，擦除或编程整个闪存904、控制启用哪些振荡器、停止和开始用户程序的执行、在处理器内核902上执行指令、设置代码断点以及单步执行通过代码中的指令，都是可能的。使用这些技术，精确执行电路内调试和外部闪存编程是可能的。
[0048]I/O控制器914负责全部通用I/O引脚。CPU (中央处理单元)902能够配置外围设备模块是否控制特定引脚或者它们是否处于软件控制下，并且如果处于软件控制下，每个引脚是否被配置为输入端或输出端，以及焊盘中是否连接有上拉电阻器和下拉电阻器。连接到I/o引脚的每个外围设备能够在两个不同I/O引脚位置之间选择，从而确保在各种应用中的灵活性。
[0049]可以包括各种计时器912。睡眠计时器是超低功率计时器，其可以使用外部32.768kHz晶体振荡器或内部32.753kHz RC振荡器。除功率模式3外，睡眠计时器在所有运行模式中连续运行。这个计时器的典型应用是作为实时计数器或摆脱功率模式I或模式2的唤醒计时器。
[0050]内置看门狗计时器允许SoC 900在固件中止时重置其自身。当被软件启用时，看门狗计时器必须周期性清零；否则，它在时间超时时重置该器件。可以提供附加计时器以用在计时、计数和脉冲宽度调制任务中。
[0051]串行接口 912可以包括USART O和USART I (通用串行异步接收器/发射器)，其中每个可配置为SPI主/从接口或UART。它们提供RX和TX上的双倍缓存和硬件流控制，并因此很好地适于高吞吐量全双工应用。每个USART具有其自身的高精确波特速率发生器，因此使得普通计时器可以用于其他用途。当被配置为SPI从接口时，USART使用SCK(系统时钟)采样输入信号，直接替代使用一些过采样方案，并因此很好地适于高数据速率。
[0052]各种外围设备910可以包括在SoC 900内。例如，在一些实施例中，可以存在AES加密/解密内核，其允许用户使用具有128比特秘钥的AES算法加密和解密数据。AES内核还可以支持ECB、CBC、CFB、OFB, CTR和CBC-MAC以及CCM的硬件支持。
[0053]可以包括数模转换器。例如，ADC可以支持7到12比特分辨率，其中对应的带宽范围分别从30kHz到4kHz。具有多达8个输入通道(I/O控制器引脚)的DC和音频转换是可能的。输入端能够被选择为单端或差分。参考电压能够是内部的、AVDD或单端或差分外部信号。ADC还可以具有温度传感器输入通道。ADC能够在一系列通道上自动进行周期性采样或变换过程。
[0054]已知的以及随后开发的外围设备和支持模块的其他组合可以包括在SoC 900的各种实施例中。
[0055]其他实施例
[0056]尽管本发明发现所实施的微控制器的具体应用，例如，在片上系统(SoC)中的应用，然而本发明还发现了其他形式的处理器的应用。SoC可以包含一个或更多个巨型单元或模块，其每个包括与设计库提供的预先设计的功能电路组合的客