数部分，并且根据小数部分的大小，通过增加运行时钟信号的计数值而在整数部分上进行调节的示例；然而，与串行时钟信号的过程相似，时钟宽度Ddiv可以被获得作为商及其余数，并且根据余数，通过增加运行时钟的计数值可以对整数部分(即，商)进行调节。此外，以类似方式，在使串行时钟信号平滑时，时钟宽度Mdiv可以被分为整数部分和小数部分，并且根据小数部分的大小，可以对运行时钟信号的计数值的整数部分进行调节。此夕卜，在上文中，给出了通过增加整数部分的运行时钟数的计数值来对串行时钟信号和并行时钟信号执行调节的示例，然而，调节可以通过减法执行。
[0181]如上所述，根据本技术，可以输出与相对于TS比特率具有更高的分辨率并且接近TS比特率的更高的分辨率相对应的串行时钟和并行时钟。
[0182]顺便说一下，以上系列处理例如可以通过硬件执行，或者可以通过软件执行。在通过软件执行一系列处理的情况下，配置该软件的程序被安装在包含在专用硬件中的计算机，或者当从记录介质安装各种程序时可以执行各种功能的通用个人计算机等中，
[0183]图10示出通用个人计算机的示例性配置。计算机包括CPU (中央处理单元)1001。输入输出接口 1005通过总线1004连接至CPU 10lo ROM(只读存储器)1002和RAM(随机存取存储器)1003连接至总线1004。
[0184]包括被用户使用以输入操作指令的诸如键盘、鼠标等的输入装置的输入单元1006、将处理操作屏幕或过程结果的图像输出至显示装置的输出单元1007、包括存储程序或者各种数据项的硬盘驱动器等的存储单元1008及包括通过互联网代表的网络执行通信处理的LAN(局域网)适配器等的通信单元1009被连接至输入输出接口 1005。另外，连接的是从可移除介质1011读取数据并将数据写入可移除介质1011的驱动器1010，可移除介质1011诸如磁盘(包括软盘)、光盘(包括⑶-ROM (只读光盘驱动器)和DVD (数字通用光盘))、磁性光盘(包括MD(微型光碟))或者半导体存储器等。
[0185]CPU 1001根据存储在ROM 1002中的程序或者从诸如磁盘、光盘、磁性光盘、或者半导体存储器等的可移除介质1011读取的、被安装在存储单元1008中并且从存储单元1008加载至RAM 1003的程序来执行各种处理。视情况而定，RAM 1003还存储当CPU 1001执行各种处理等时所需要的数据。
[0186]在如上所述构成的计算机中，CPU 1001经由输入输出接口 1005和总线1004将例如存储在存储单元1008中的程序加载到RAM 1003上，并且执行程序。如此执行上述系列处理。
[0187]通过计算机(CPU 1001)执行的程序被设置记录在封装式介质等的可移动介质1011中。同样，可以经由有线或无线传输介质，例如局域网、互联网或数字卫星广播提供程序。
[0188]在计算机中，通过将可移动的介质1011插入到驱动器1010中，该程序可经由输入输出接口 1005安装在存储单元1008中。此外，该程序可经由有线或者无线传输介质被通信单元1009接收并且可安装在存储单元1008中。此外，该程序可提前安装在ROM 1002或者存储单元1008中。
[0189]应注意，由计算机执行的程序可以是根据在本说明书中描述的顺序按照时间顺序处理的程序，或者并行或在例如当调用时在需要的定时处进行处理的程序。
[0190]此外，在本公开中，系统具有一组多个构成要素(诸如装置或模块(部件))的意思，并且不考虑是否所有的构成要素在同一壳体之内。因此，系统或者可以是存储在单独的壳体中并且通过网络连接的多个设备，或者是单个壳体内的多个模块。
[0191]本公开内容的实施方式不限于上述的实施方式，并且在不脱离本公开内容的范围的情况下，可以做出各种改变和修改。
[0192]例如，本公开内容可采用通过网络由多个设备分配并连接一个功能的处理的云计算的配置。
[0193]此外，由上述流程图描述的每个步骤可以由一个设备或通过分配多个设备而执行。
[0194]此外，在一个步骤中包括多个处理的情况下，包含在这一步骤中的多个处理可以由一个设备或通过共享多个设备而执行。
[0195]此外，本技术还可进行如下配置。
[0196](I) 一种信号处理装置，包括:
[0197]有效时钟宽度计算单元，被配置为计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度；以及
[0198]TS时钟信号生成单元，被配置为基于通过所述有效时钟宽度计算单元计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号。
[0199](2)根据⑴所述的信号处理装置，
[0200]其中，所述TS时钟信号生成单元包括:
[0201]并行时钟信号生成单元，被配置为基于所述有效时钟宽度通过将所述具有不同分频率的时钟进行组合来生成并行时钟信号；以及
[0202]串行时钟信号生成单元，被配置为基于通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度，通过将具有不同分频率的时钟进行组合来生成串行时钟信号。
[0203](3)根据⑴或⑵所述的信号处理装置，
[0204]其中，所述并行时钟信号生成单元基于表示所述有效时钟宽度的运行时钟信号的时钟数的小数部分的值，通过以下方式生成所述并行时钟信号:将与所述运行时钟信号的时钟数的整数部分相对应的时钟数的时钟信号与将预定整数的时钟数被加到所述运行时钟信号的时钟数的整数部分或者从所述运行时钟信号的时钟数的整数部分减去了所述预定整数的时钟数的时钟信号进行组合，并且
[0205]其中，所述串行时钟信号生成单元基于当通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的余数，通过以下方式生成所述串行时钟信号:将当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分的时钟数的时钟信号、与将所述预定整数的时钟数被加到当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分或者从所述商的整数部分减去了所述预定整数的时钟数的时钟信号进行组合。
[0206](4) 一种信号处理方法，包括以下步骤:
[0207]执行计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算处理；并且
[0208]执行基于通过所述有效时钟宽度计算处理计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号的TS时钟信号生成处理。
[0209](5) 一种程序，被配置为使计算机执行包括以下步骤的处理:
[0210]计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算步骤；以及
[0211]基于通过所述有效时钟宽度计算步骤计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号的TS时钟信号生成步骤。
[0212]参考标记列表
[0213]10天线
[0214]20接收器
[0215]21解调单元
[0216]22FEC 单元
[0217]23选择器
[0218]24平滑单元
[0219]25处理模块
[0220]26,27 时钟生成单元
[0221]51存储单元
[0222]52延迟单元
[0223]53、54 计数单元
[0224]55时钟宽度计算单元
[0225]56生成单元
[0226]57输出控制单元
[0227]61并行单元
[0228]62计数单元
[0229]63时钟宽度计算单元
[0230]64串行单元
[0231]71整数部
[0232]72小数部
[0233]73并行调节部
[0234]81整数部
[0235]82余数部
[0236]83串行调节部
【主权项】
1.一种信号处理装置，包括: 有效时钟宽度计算单元，被配置为计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度；以及 TS时钟信号生成单元，被配置为基于通过所述有效时钟宽度计算单元计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号。2.根据权利要求1所述的信号处理装置， 其中，所述TS时钟信号生成单元包括: 并行时钟信号生成单元，被配置为基于所述有效时钟宽度通过将所述具有不同分频率的时钟进行组合来生成并行时钟信号；以及 串行时钟信号生成单元，被配置为基于通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度，通过将具有不同分频率的时钟进行组合来生成串行时钟信号。3.根据权利要求2所述的信号处理装置， 其中，所述并行时钟信号生成单元基于表示所述有效时钟宽度的运行时钟信号的时钟数的小数部分的值，通过以下方式生成所述并行时钟信号:将与所述运行时钟信号的时钟数的整数部分相对应的时钟数的时钟信号与预定整数的时钟数被加到所述运行时钟信号的时钟数的整数部分或者从所述运行时钟信号的时钟数的整数部分减去了所述预定整数的时钟数的时钟信号进行组合，并且 其中，所述串行时钟信号生成单元基于当通过所述并行时钟信号生成单元已生成的所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的余数，通过以下方式生成所述串行时钟信号:将当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分的时钟数的时钟信号、与所述预定整数的时钟数被加到当所述并行时钟信号的电平H区间或者电平L区间的并行时钟宽度的运行时钟信号的时钟数除以所述预定整数时所获得的商的整数部分或者从所述商的整数部分减去了所述预定整数的时钟数的时钟信号进行组合。4.一种信号处理方法，包括以下步骤: 执行计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算处理；并且 执行基于通过所述有效时钟宽度计算处理计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号的TS时钟信号生成处理。5.一种程序，被配置为使计算机执行包括以下步骤的处理: 计算与存在传输流(TS)包的有效区间的比特率相对应的有效时钟宽度的有效时钟宽度计算步骤；以及 基于通过所述有效时钟宽度计算步骤计算出的所述有效时钟宽度通过将具有不同分频率的时钟进行组合来生成TS时钟信号的TS时钟信号生成步骤。
【专利摘要】本技术涉及允许输出与接近用于更高的分辨率的TS比特率的平均频率相对应的串行时钟和并行时钟的信号处理装置、信号处理方法以及程序。计数单元(53)计算TS有效信号变得有效的区间中的运行时钟的数量(N)，所述区间表示TS比特率。时钟宽度计算单元(55)计算N/(188×2)作为时钟宽度(Ddiv)。并行单元(61)的并行调节部(73)根据时钟宽度(Ddiv)的小数部分(Drem)的大小来调节时钟宽度(Ddiv)的整数部分(Dint)的计数值，通过组合具有调节后的计数值的多个Ddiv生成各种串行时钟信号。本技术可以应用于接收装置。
【IPC分类】H04B1/16, H04N21/43, H04L7/033
【公开号】CN104937946
【申请号】CN201480005297
【发明人】平山雄一, 岡田谕志, 水谷祐一
【申请人】索尼公司
【公开日】2015年9月23日
【申请日】2014年1月15日
【公告号】EP2950479A1, US20150349947, WO2014115608A1