[0128]请参阅图10，其为图像处理芯片的视频信号端口的局部放大图。所述视频信号端口 103包括两组不同格式的视频信号，进行双路输出，以方便分别进行实时播放和录制。
[0129]请参阅图11，其为图像处理芯片的行场信号端口的局部放大图。所述行场信号端口 104用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0130]请参阅图12，其为图像处理芯片的时钟电路的示意图。所述时钟信号端口 105外接一时钟电路，其包括一钟振芯片；所述钟振芯片的电源端通过一滤波电路与电源连接，该钟振芯片的输出端通过一调试电路与所述时钟信号端口连接；所述滤波电路包括由一电感和电容串联组成，所述电感的一端与电源连接，另一端与电容连接，且该电容的另一端接地；所述钟振芯片的电源端与连接与电感和电容之间；所述调试电路由电阻和电容组成；该调试电路的电阻的一端与钟振的输出端连接，另一端与电容连接，且该电容的另一端接地；所述时钟信号端口连接于该电阻与电容之间。
[0131]请参阅图13，其为图像处理芯片的存储电路的示意图。进一步，所述数据接收端口 106外接有一存储器电路，其包括一存储器、连接在该存储器的电压端口的滤波电路，以及连接在该存储器的输出端口的电阻。
[0132]请参阅图14，其为图像处理芯片的通讯端口的局部放大图。所述通讯端口 107用于接收外部传输的触发命令，以触发该图像处理芯片的进行工作。
[0133]请参阅图15，其为第一信号转换芯片的内部器件连接示意图。所述第一信号转换芯片21包括:控制器211、数据读取器212、信号格式转换器213、串行器214、数据输出器215、锁相回路216和时钟数据恢复器217 ;
[0134]所述控制器211，其用于接收外部的触发信号，并控制数据读取器212、信号格式转换器213、串行器214和数据输出器215的工作；
[0135]所述数据读取器212，其用于接收外部的btll20传输信号，并发送至信号格式转换器；
[0136]所述信号格式转换器213，其用于将btll20视频信号转换为Ivds的视频信号，并发送至串行器；
[0137]所述串行器214，其用于将并行数据转换为串行数据，并发送至数据输出器；
[0138]所述数据输出器215，用于将Ivds信号数据输出至第二信号转换芯片。
[0139]所述锁相回路216，分别与信号格式转换器和串行器连接，用于统一整合时脉信号。
[0140]所述时钟数据恢复器217，其与数据读取器连接，用于从传输信道的失真和噪声中恢复数据。
[0141]请参阅图16，其为第二信号转换芯片的内部模块连接示意图。所述第二信号转换芯片22包括:控制器221、数据读取器222、信号格式转换器223、并行器224、数据输出器225、锁相回路226和时钟数据恢复器227 ;
[0142]所述控制器221，其用于接收外部的触发信号，并控制数据读取器222、信号格式转换器223、并行器224和数据输出器225的工作；
[0143]所述数据读取器222，其用于第一信号转换芯片的Ivds视频传输信号，并发送至信号格式转换器；
[0144]所述信号格式转换器223，其用于将Ivds视频信号转换为btll20的视频信号，并发送至并行器224 ;
[0145]所述并行器224，其用于将串行数据转换为并行数据，并发送至数据输出器；
[0146]所述数据输出器225，用于将btll20视频信号数据输出。
[0147]所述锁相回路226，分别与信号格式转换器和并行器连接，用于统一整合时脉信号。
[0148]所述时钟数据恢复器227，其与数据读取器222连接，用于从传输信道的失真和噪声中恢复数据。
[0149]请参阅图17，其为第一信号转换芯片的外部端口连接示意图。所述第一信号转换芯片外部设有:所述中心处理芯片外部设有:用于接收供电电压的电源端口 2101、用于接收btll20视频信号的信号接收端口 2102、用于输出Ivds视频信号的视频信号端口 2103和用于输出行场信号的行场信号端口 2104。
[0150]请同时参阅图18，其为第一信号转换芯片的电源端口的局部放大示意图。所述电源端口 2101处外接有用于过滤交流电的电容。
[0151]请参阅图19，其为第一信号转换芯片的信号接收端口的局部放大图。所述信号接收端口 2102，其与所述数据读取器21连接；具体的，该信号接收端口包括了 20个引脚，用于接收外部btll20的视频信号。
[0152]请参阅图20，其为第一信号转换芯片的视频信号端口的局部放大图。所述视频信号端口 2103包括了 4个输出引脚，用于输出Ivds视频信号，且该视频信号端口与该数据输出器连接。
[0153]请参阅图21，其为第一信号转换芯片的行场信号端口的局部放大图。所述行场信号端口 2104包括了一行信号输出引脚和一场信号输出引脚；所述行场信号端口 2104用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0154]请参阅图22，其为第二信号转换芯片的外部连接电路图。所述所述第二信号转换芯片外部设有:用于接收Ivds视频信号的信号接收端口 2201、用于输出btll20视频信号的视频信号端口 2202和行场信号端口 2203。
[0155]请参阅图23，其为第二信号转换芯片的信号接收端口的局部放大图。所述信号接收端口 2201，其与所述数据读取器221连接；具体的，该信号接收端口包括了 4个引脚，用于接收第一信号转换芯片输出的Ivds视频信号。
[0156]请参阅图24，其为第二信号转换芯片的视频信号端口的局部放大图。所述视频信号端口 2202包括了 20个输出引脚，用于输出btll20视频信号，且该视频信号端口与该数据输出器连接。
[0157]请参阅图25，其为第二信号转换芯片的行场信号端口的局部放大图。所述行场信号端口 2203包括了一行信号输出引脚和一场信号输出引脚；所述行场信号端口 2104用于控制视频输出的频率和顺序。比如:可以控制视频信号在屏幕上的显示频率和显示顺序，可以是从上之下每行输出，也可以是从左至右输出。
[0158]请参阅图26，其为图像增强芯片的内部模块连接示意图。所述图像增强芯片包括:数据接收器31、降噪处理器32、动态存储器33、图像增强器34、像素自适应校对器35、数据输出器36、静态存储器37、控制器38、视频信号倍增器39、存储信号倍增器310、时钟发生器311。
[0159]所述数据接收器31，其用于接收图像数据信号，并发送至降噪处理器32 ;
[0160]所述数据接收器31接收到的图像数据信号，发送至降噪处理器32进行降噪处理，再转发至动态存储器33。
[0161]所述动态存储器33在接收到降噪处理器22处理后的图像数据后，再转发至图像增强器34。
[0162]所述图像增强器34，其包括一图像边缘增强电路；所述图像边缘增强电路用于增强图像边缘的清晰度。进一步，所述图像增强器先将处理后的图像数据发送至所述像素自适应校对器35，由该像素自适应校对器35进行像素适应校对，再发送至数据输出器36。
[0163]所述数据输出器36，其用于接收图像增强器处理后的图像数据，并进行数据输出；
[0164]所述静态存储器37，其用于存储图像增强器的驱动数据，以驱动该图像增强器的工作；
[0165]所述控制器38，其用于接收外部触发信号，并相应控制数据接收器、图像增强其和数据输出器的工作状态；
[0166]所述时钟发生器311，其用于为图像增强芯片产生时钟信号。进一步，所述时钟发生器，将产生的时钟信号分别发送至视频信号倍增器29和存储信号倍增器310，并由该视频信号倍增器39将时钟信号发送至数据接收器，由该存储信号倍增器310将时钟信号发送至动态存储器和静态存储器。
[0167]请同时参阅图27和图28，其分别为图像增强芯片的外部连接电路图。
[0168]进一步，所述图像增强芯片外部设有:用于接收供电电压的电源端口、用于接收图像信号的信号接收端口 301、用于输出视频信号的视频信号端口 302、用于接收外部时钟信号的时钟信号端口 303、用于输出行场信号的行场信号端口 304。
[0169]具体的，在本实施例中，所述电源端口外接的电压包含3.3V、1.8V和1.2V三种电压。请参阅图29，其为3.3V电压的稳压滤波电路的电路图。所述滤波电路包括一个电感和至少一个电容；所述电感一端与外部电源连接，另一端分别与每个电容连接，所述每个电容的另一端与接地；所述电感与电容连接的一端接入电源端口。
[0170]请参阅图30-31，其分别为3.3V转换为1.8V的电源转换电路图和3.3V转换为1.2V的转换电路图。在本实施例中，通过一电源转换电路，将3.3V的电压分别转换为1.8V和1.2V的电压。具体的，所述电源转换电路包括一电源转换芯片；所述电源转换芯片的输入端接入3.3V的电压，输出端分别输出1.8V和1.2V的电压，以对图像增强芯片进行供电。
[0171]请参阅图32，其为图像增强芯片的信号接收端口的局部放大图。所述信号接收端口 301包括20个信号引脚，与内部的数据接收器31连接，用于接收输入的图像信号。
[0172]请参阅图33a和33b，其分别为图像增强芯片的视频信号端口的第一部分和第二部分的局部放大图。所述视频信号端口 302包括20个信号引脚，其与内部的数据输出器36连接，用于输出图像信号。
[0173]请参阅图34，其为图像增强芯片的时钟电路的电路图。进一步