成像元件及电子设备的制造方法
【技术领域】
[0001 ] 本发明涉及成像元件及电子设备。
【背景技术】
[0002]提出一种具有将背面照射型成像芯片和信号处理芯片层叠而成的成像元件(以下称为层叠型成像元件)的电子设备(参照专利文献I)。层叠型成像元件将背面照射型成像芯片与信号处理芯片以在每个规定的区域经由微凸点连接的方式层叠。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1:日本国特开2006-49361号公报
【发明内容】
[0006]但是，在具有以往的层叠型成像元件的电子设备中，将图像分在具有一个或两个以上的上述区域的区块中并在每个该区块中获取成像图像的提案并不多，还不能说具有层叠型成像元件的电子设备的使用便利性是充分的。
[0007]根据本发明的第I方式，成像元件具有:第I成像区域，其以第I成像条件对经由光学系统入射的光进行成像并生成进行光学系统的焦点检测的检测信号；和第2成像区域，其以与第I成像条件不同的第2成像条件对经由光学系统入射的光进行成像并生成图像?目号O
[0008]根据本发明的第2方式，成像元件具有:第I成像区域，其以第I成像条件对经由光学系统入射的光进行成像并生成进行光学系统的焦点检测的检测信号；和第2成像区域，其以与第I成像条件不同的第2成像条件对经由光学系统入射的光进行成像并生成用于曝光运算的信号。
[0009]根据本发明的第3方式，成像元件具有:第I成像区域，其以第I成像条件对经由光学系统入射的光进行成像并生成进行光学系统的焦点检测的检测信号；和第2成像区域，其以与第I成像条件不同的第2成像条件对经由光学系统入射的光进行成像并生成用于白平衡调整的信号。
[0010]根据本发明的第4方式，在第I?第3中的任一方式的成像元件中，优选根据第I成像条件设定的帧率比根据第2成像条件设定的帧率高。
[0011]根据本发明的第5方式，在第I?第4中的任一方式的成像元件中，优选第2成像区域的面积比第I成像区域的面积大。
[0012]根据本发明的第6方式，电子设备具有:第I?第5中的任一方式的成像元件、和设定第I成像区域的配置位置和第2成像区域的配置位置的设定部。
[0013]根据本发明的第7方式，在第6方式的电子设备中，优选还具有对被摄物体的亮度分布进行解析的解析部，设定部基于由解析部解析出的被摄物体的亮度分布来设定第I成像区域的配置位置和第2成像区域的配置位置。
[0014]根据本发明的第8方式，在第7方式的电子设备中，优选设定部根据解析部的解析结果在判断成包含主要被摄物体的区域中设定第I成像区域及第2成像区域。
[0015]根据本发明的第9方式，在第8方式的电子设备中，优选设定部根据解析部的解析结果在判断成包含主要被摄物体的区域以外的区域中设定第2成像区域。
[0016]根据本发明的第10方式，在第6?第9中的任一方式的电子设备中，优选设定部根据解析部的解析结果在超过规定亮度的区域以外的区域中设定第I成像区域及第2成像区域。
[0017]根据本发明的第11方式，在第6?第10中的任一方式的电子设备中，优选还具有:记录图像信号的记录部；和对记录部进行指示以使其记录图像信号的指示部，设定部在由指示部对记录部进行指示而使其记录图像信号的情况下，解除第I成像条件的设定和第2成像条件的设定。
[0018]发明效果
[0019]根据本发明，能够实现可高精度地进行多个正式成像前处理、且使用便利性良好的电子设备。
【附图说明】
[0020]图1是层叠型成像元件的剖视图。
[0021]图2是说明成像芯片的像素排列和单位区域的图。
[0022]图3是与成像芯片的单位区域相对应的电路图。
[0023]图4是表示成像元件的功能结构的框图。
[0024]图5是例示成像装置的结构的框图。
[0025]图6是例示成像元件中的AF区域及AE区域的配置的图。
[0026]图7是例示成像元件中的AF区域及AE区域的配置的图。
[0027]图8是例示成像元件中的AF区域及AE区域的配置的图。
[0028]图9是说明第一实施方式的控制部所执行的拍摄动作的流程的流程图。
[0029]图10是说明第二实施方式中的AF区域及AE区域、与实时显示图像之间的关系的图。
[0030]图11是说明对成像元件的三种设定的图。
[0031]图12是说明第二实施方式的控制部所执行的拍摄动作的流程的流程图。
【具体实施方式】
[0032]以下参照【附图说明】用于实施本发明的方式。
[0033](第一实施方式)
[0034]<层叠型成像元件的说明>
[0035]首先，说明搭载在本发明的第一实施方式的电子设备(例如成像装置I)上的层叠型成像元件100。此外，该层叠型成像元件100是在本申请的申请人之前提出申请的日本特愿2012-139026号中记载的元件。图1是层叠型成像元件100的剖视图。成像元件100具有:背面照射型成像芯片113，其输出与入射光相对应的像素信号；信号处理芯片111，其对像素信号进行处理；和存储芯片112，其存储像素信号。这些成像芯片113、信号处理芯片Ill及存储芯片112层叠，并通过Cu等具有导电性的凸点109而相互电连接。
[0036]此外，如图示那样地，入射光主要朝向白色箭头所示的Z轴正方向入射。在本实施方式中，在成像芯片113中，将入射光所入射的一侧的面称为背面。另外，如坐标轴所示，使与Z轴正交的纸面左方向为X轴正方向，使与Z轴及X轴正交的纸面近前方向为Y轴正方向。在之后的几个图中，以图1的坐标轴为基准，以明确各个图的朝向的方式显示坐标轴。
[0037]成像芯片113的一个例子是背面照射型的MOS图像传感器。PD层106配置在布线层108的背面侧。ro层106 二维地配置，具有蓄存与入射光相应的电荷的多个ro(光电二极管)104、以及与PD104相对应地设置的晶体管105。
[0038]在H)层106中的入射光的入射侧经由钝化膜103设有彩色滤光片102。彩色滤光片102具有供相互不同的波长区域透过的多个种类，与各个PD104相对应地具有特定的排列。关于彩色滤光片102的排列将在后叙述。彩色滤光片102、PD104及晶体管105的组形成一个像素。
[0039]在彩色滤光片102中的入射光的入射侧，与各个像素相对应地设有微透镜101。微透镜101朝向对应的Η)104会聚入射光。
[0040]布线层108具有将来自ro层106的像素信号向信号处理芯片111传输的布线107。布线107可以为多层，另外也可以设有无源元件及有源元件。
[0041]在布线层108的表面上配置有多个凸点109。通过使该多个凸点109与设在信号处理芯片111的相对面上的多个凸点109对位，并对成像芯片113和信号处理芯片111进行加压等，使对位后的凸点109彼此接合而电连接。
[0042]同样地，在信号处理芯片111与存储芯片112的彼此相对的面上，配置有多个凸点109。通过使这些凸点109相互对位并对信号处理芯片111和存储芯片112进行加压等，使对位后的凸点109彼此接合而电连接。
[0043]此外，对于凸点109之间的接合，并不限于基于固相扩散的Cu凸点接合，也可以采用基于焊锡熔融的微凸点结合。另外，凸点109例如只要相对于后述的一个单位区域设置一个左右即可。因此，凸点109的大小也可以大于PD104的间距。另外，也可以在排列有像素的像素区域以外的周边区域中，同时设置比与像素区域相对应的凸点109大的凸点。
[0044]信号处理芯片111具有将分别设在表背面上的电路相互连接的TSV(硅贯通电极)110。优选TSVllO设在周边区域中。另外，TSVllO也可以设在成像芯片113的周边区域、存储芯片112上。
[0045]图2是说明成像芯片113的像素排列和单位区域131的图。尤其示出成像芯片113的从背面侧观察到的状况。在像素区域中呈矩阵状地排列有例如2000万个以上的像素。在本实施方式中，例如相邻的