一种支持千兆以太网协议处理的光模块的制作方法
【技术领域】
[0001]本发明涉及光通信领域，具体涉及一种光通信器件，尤其涉及一种支持千兆以太网协议处理的光模块。
【背景技术】
[0002]目前市场上大多数光模块仅工作在物理层，只实现光电转换及收发功能，对收发数据的处理通常在后一级设备(如路由器，交换机，基站)的系统板卡上进行。对于光模块一级的产品来说，其本身不具有对网络逻辑链路进行监测分析的功能，当需要对网络的逻辑链路进行维护管理时，通常要求网络通信设备的系统板卡开放相应功能或升级改造新增相应功能，或借助相应的仪表(如网络分析仪等)完成相应功能检测，从而对网络的运维成本、功能升级的便利性、及部署的灵活性都提出了较高要求。
【发明内容】
[0003]为了解决上述技术问题，本发明提出了一种支持千兆以太网协议处理的光模块，包括ROSA组件、放大器、激光器驱动模块和T0SA组件，进一步包括逻辑处理模块，所述逻辑处理模块提取需要处理的监测控制逻辑数据进行处理。
[0004]在上述技术方案中，所述逻辑处理模块由FPGA、CPLD、ASIC、MCU、DSP、CPU中的一种或多种来实现。
[0005]在上述技术方案中，所述监测控制逻辑数据是以太网的协议数据，并基于此数据处理分析，用以实现以太网数据包的采集，过滤，回传及逻辑链路诊断及监测功能。
[0006]在上述技术方案中，所述逻辑处理模块以流水线处理方式处理以太网协议。
[0007]在上述技术方案中，所述逻辑处理模块包括SerDes层处理模块、GMII层处理模块、MAC层处理模块和FIFO。
[0008]在上述技术方案中，所述逻辑处理模块从SerDes层开始进行以太网协议处理，对以太网协议数据进行旁路提取。
[0009]在上述技术方案中，所述以太网协议处理包括以太网头部识别和/或以太网协议过滤。
[0010]在上述技术方案中，所述逻辑处理模块中直接对SerDes层处理模块的数据进行提取，利用以太协议前导码及帧间隔的间隙来处理数据，使得由所述逻辑处理模块进行数据处理的结果在到达MAC层处理模块的发送FIFO的时序上至少不晚于未由所述逻辑处理模块进行处理的数据在到达MAC层处理模块的发送FIFO，从而实现了满线速传输不丢包。
[0011]在上述技术方案中，所述MAC层处理模块对收到的并行数据进行以太网包头部识另lj、MAC地址判断、协议类型判断、VLAN判断、FCS校验中的至少一项处理。
[0012]在上述技术方案中，所述MAC层处理模块根据所述处理结果进一步进行MAC地址互换或填充、IP地址互换或填充、增加跳数、计算校验和中的至少一项操作。
[0013]本发明取得了以下技术效果:
[0014]在原有光模块上进行改造升级使其在原有模块的功能上新增具有支持以太网数据包采集，过滤，回传及逻辑链路监测功能。这样一来在所有用到光模块的网络节点及相关设备(如交换机，路由器，基站等)都可以方便的部属，实现以太网链路的可视化，智能化，便于维护管理。
【附图说明】
[0015]图1为本发明提供的光模块的原理框图；
[0016]图2为增设的FPGA内部的简化数据流图；
[0017]图3为常规的协议处理方式流程的示意图；
[0018]图4为本发明所采用的协议处理方式流程的示意图；
[0019]图5为SerDes接收侧的一些关键信号的处理方式流程的示意图；
[0020]图6为GMII层数据流处理的示例图；
[0021]图7为64字节的数据净荷的示例图。
【具体实施方式】
[0022]为了便于本领域普通技术人员理解和实施本发明，下面结合附图及【具体实施方式】对本发明作进一步的详细描述。
[0023]现有的光收发器中的光模块一般包括ROSA组件、放大器、激光器驱动模块和T0SA组件，这种光模块由ROSA组件将接收的光信号转换为电信号，由放大器进行放大后输出到其它业务逻辑设备进行处理，处理完成后的输出电信号通过激光器驱动模块进行放大调制，由T0SA组件转换为光信号输出，也就是说现有的光模块一般仅实现光电/电光的转换功能，对业务信号仅是透传，并不具有对业务信号的处理能力。
[0024]为了使得在光收发器上能够支持对网络逻辑链路进行监测分析，以及能够支持对网络逻辑链路进行维护管理，需要对现有技术中的光模块进行改造升级，使其新增支持以太网数据包采集、过滤、回传及逻辑链路监测等功能。以便在所有用到这种光模块的网络节点及相关设备(如交换机，路由器，基站等)都可以实现以太网链路的可视化、智能化，便于部署和维护管理。
[0025]—般来说，光模块的以太网性能指标包括以下几个方面:
[0026](1)吞吐率(Throughput)
[0027]定义:被测设备在不丢包的情况下，所能转发的最大数据流量。
[0028](2)丢包率(Lost Rate)
[0029]定义:在在一定的负载下，由于缺乏资源而未能被转发的包占应该转发的包数的百分比。
[0030](3)时延(Latency)
[0031]定义:发送一定数量的数据包，记录中间数据包发出的时间T1，以及经由测试设备转发后到达接收端口的时间T2，然后按照下面的公式计算:
[0032]对于存储/位转发设备:Latency = T2-T1
[0033]T2:输出帧的第一位到达输出端口的时间；
[0034]T1:输入帧的最后一位到达输入端口的时间。
[0035]为了实现上述功能和达到一定的性能指标，本发明采用两种技术手段来改进现有光模块:(1)在以太网数据一进入SerDes层处理模块时即开始进行以太网的头部识别，协议过滤等，而不采用常规的在MAC层处理模块做相应数据信号处理(即上面提到的头部识另IJ，协议过滤等)处理方法；(2)以流水线处理方式处理以太网协议最大限度压缩接收数据处理FIFO。通过采用这两种技术手段能够达到节约处理时间、提高处理效率的目的，同时还能够提尚光t旲块的性能指标。
[0036]本发明提供的支持千兆以太网协议处理的光模块的原理框图如图1所示，其包括ROSA组件、放大器、激光器驱动模块、T0SA组件和逻辑处理模块；该逻辑处理模块可以由现场可编程逻辑阵列(FPGA)等逻辑处理器件来实现，包括但不限于FPGA、CPLD、ASIC、MCU、DSP、CPU等。这种支持千兆以太网协议处理的光模块由ROSA组件将接收的光信号转换为电信号，由放大器进行放大后输出到逻辑处理模块，逻辑处理模块提取需要处理的监测控制逻辑数据进行处理，、这种监测控制逻辑数据包括但不限于以太网协议，逻辑处理模块同时将放大器输出的电信号透传到其它业务逻辑设备进行处理，其它业务逻辑设备处理完成后的输出电信号接入逻辑处理模块，逻辑处理模块将其它业务逻辑设备处理完成后的输出电信号与其自身处理输出的信号组合后通过激光器驱动模块进行放大调制，由T0SA组件转换为光信号输出。
[0037]也就是说，本发明在现有光模块的内部新增一块用于以太网协议处理的现场可编程逻辑阵列(FPGA)，通过对FPGA的编程来灵活实现对以太网数据包实时探测采集，发送特定协议的链路检测报文，对特定报文的合法性检查，数据包过滤，数据包回传及链路监测等功能。
[0038]通过上述方式，本发明能够扩展现有光模块的功能，使光模块本身即能够处理一些基于以太网的协议数据，从而提升光网络的智能化程度，能够方便廉价地对光网络进行智能化升级。
[0039]图2为在现有光模块上增设的FPGA内部的简化数据流图；FPGA的接收端接收到来自光口的串行数据，在SerDes层处理模块进行10B/8B解码并添加GMII层处理模块需要的信号(例如 tx_d[7:0]，tx_en，tx_er, rx_d[7:0], rx_dv, rx_er 等，传输给 GMII 层处理模块。此图通过FPGA集成的串行收发器(Serdes)把高速的串行数据流(吉比特)变成可用于数据处理的低速(125M)并行数据(8bit位宽)，和一些附加的控制信号。完成了数据从物理层向数据链路层的过度，是后续进行数据处理的物理保障。
[0040]图3是常规的协议处理方式流程的示意图。FPGA在MAC层处理模块可对收到的并行数据做以太网包头部识别、MAC地址判断(广播多播及是否合法)、协议判断、VLAN判断、FCS校验等处理，并做相应标示，然后根据这些标示做MAC地址互换或填充(二层回