一种数字中频动态范围扩展方法
【技术领域】
[0001] 本发明涉及无线电领域，特别涉及一种数字中频动态范围扩展方法。
【背景技术】
[0002] 基于软件无线电原理的时频变换过程，其数字中频预处理包括下变频、滤波、加窗 等过程，时频变换一般采取FFT运算，实现方案在DSP或FPGA内完成。为保证数据处理过程输 出数据的信噪比与输入数据的一致，需要使用运算精度高的数据类型，即浮点型数据。
[0003] 现有技术方案将整型采样数据转换成浮点型送入浮点DSP进行运算，或者在FPGA 内以浮点型数据格式进行运算，如图1所示，其数据处理实现步骤如下：
[0004]首先，将ADC数据格式进行数据类型转换，从整型转换成浮点型；
[0005]然后，将浮点型数据送入数字中频信号处理单元进行数据计算。
[0006]现有技术的缺点如下：
[0007] (1)基于浮点DSP实现数字中频信号处理时，由于DSP是单指令周期串行运行模式， 在数据率较高时，DSP无法实现实时处理速度的要求；
[0008] (2)如果在FPGA内都以浮点型数据格式进行运算，同样的乘法运算，浮点型数据所 占资源量远多于整型数据，迫于有限的逻辑资源，此技术不适用于数字中频信号处理。
【发明内容】
[0009]为解决现有技术的不足，本发明提供一种新的数字中频动态范围扩展方法，在不 改变原有FPGA整型数据运算和数据截取的前提下减小数据截取对数字中频信噪比的恶化， 扩展动态范围，同时满足数据处理的实时性。
[0010] 本发明的技术方案是这样实现的：
[0011] -种数字中频动态范围扩展方法，还包括有效位检测单元、数据左移单元和输出 数据增益调整单元，实现步骤如下：
[0012] 步骤（1 )，将一组分辨率为η位的整型ADC采样数据送入FPGA的RAM同时，同步进行 数据有效位检测，一组ADC采样数据输入完毕时获得最大有效位数，记为Μ;
[0013]步骤⑵，将η-Μ的差值送入FPGA的运算流水线，在数据左移单元内依次将每个ADC数据左移n-M位；
[0014]步骤(3)，将左移后的数据送入中频数字信号处理单元，在此单元内，除最后一级 乘法运算之外，对所有整型数据乘法运算的输出数据进行截取；
[0015]步骤(4)，将中频数字信号处理单元的输出数据的数据格式从整型转换为浮点型；
[0016]步骤(5)，对浮点型输出数据根据数据左移单元内的左移位数n-M进行增益调整。
[0017] 可选地，设一采样数据为A(n) =a〇2Q+a121+a222+."+an-22n-2+an-1，aiE{〇，1}，〇 <i<n-1，一共有n位，最大有效位数为M，左移n-M位最大限度保留运算有效位数，左移后的 数据记为Ain);
[0018]与其相乘的二进制数据设为m位，表示如下：
[0019]B(m) =b〇20+bi21+b222+…+1^-22^+1^-121^ 1，其中bie{〇,1}，ο<i<m-ι;
[0020] 则A(n)与B(n)相乘得其系数矩阵为：
[0022] 由于A(n)与B(n)的最大有效位分别是M和m，因此aM-iW-FUAb) ·B(m) 2 2M+m_2;
[0023] 当M>m时，A(n)与B(n)的乘积表示如下：
[0024]A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-υ· 2M+m-3+···
[0025] +(aM-mbm-1+aM-m+lbm-2+."+aM-2bl+aM-lbo) · 2M1
[0026] < 2m_1 · (2m_1+2 · 2m_2+3 · 2m_3+---+m· 2°)
[0027]=2m-i. (2m+1-m-2)<2M+m
[0028]于是有2M+m-2<A(n) ·B(m)<2M+m;
[0029] 当M<m时，A(n)与B(n)的乘积表示如下：
[0030]A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-!) · 2M+m-2+···
[0031] +(a〇bm-l+aibm-2+."+aM-2bm-M+iaM-lbm-M) · 2M1
[0032] < 2m_1 · (2m_1+2 · 2m_2+3 · 2μ_3+···+Μ· 2°)
[0033]=2?-i. (2M+1-M-2)<2M+m
[0034] 于是有2M+m-2<A(n) ·B(m)<2M+m;
[0035] 因此，A(n) ·B(m)的最高有效位为2μ+μ或2M+m一1;
[0036] 当A(n) ·B(m)的最高有效位为2μ+μ时：
[0039] 设Ετ为截位误差，则Α(η) ·B(m)的截位误差为馬=[AiB).B(m)】r-ACn)..B(m) =-Em2?=， 当Xk均为1时，截位误差最大，此时Ετ= -(2Κ-1)，2K> > 1，并令q= 2K，S卩_q<ET < 0;
[0040]N个n位采样数据在FPGA内进行乘法运算并进行截取之后，生成N个ET构成截取误 差序列，设为e(j)，j= 0，l，2,. . .，Ν-1;
[0043]设Α(η) ·B(m)的功率为则Α(η) ·B(m)的信噪比的对数表示为：
[0045] A(n)序列左移n-M位后的序列为A' (n)=A(n) · 2n-'A' (η) ·B(m)的结果表示为
(η) ·B(m)的截位误差为/τ= 气其最大值设为YY=-(2K-2n-M);
[0046]于是A' (η) ·B(m)的信噪比的对数表示为：
[0048] 可选地，对浮点型输出数据根据数据左移单元的左移位数n-M进行增益调整，浮点 型输出数据除以2rf。
[0049] 可选地，e(j)具有如下统计特征：
[0050] (a)平稳随机序列；
[0051] (b)与参与乘法运算的序列无关；
[0052] (c)e(j)的任意两个值之间不相关；
[0053] (d)在误差范围内是均匀分布。
[0054] 本发明的有益效果是：
[0055] (1 )ADC数据送入FPGA的同时，同步进行最大有效位数的识别，执行效率高；
[0056] (2)最大限度的减小数据截取对数字中频信噪比的恶化；
[0057] (3)数据输出转换为浮点型大幅度扩展了数据表达范围，并保证设计的数据处理 增益不变。
【附图说明】
[0058]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。
[0059]图1为现有数字中频信号处理过程原理示意图；
[0060] 图2为本发明的数字中频动态范围扩展方法原理示意图。
【具体实施方式】
[0061] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0062] 在FPGA内，整型数据乘法运算输出数据位宽等于两输入数据位宽之和，实现多级 乘法运算时，位宽增加会造成后级逻辑资源的消耗大幅度增长；由于FPGA的逻辑资源有限， 因此需要对每级乘法运算的输出数据进行截取。大量乘法运算和数据截取带来的数据精度 损失使得输出数据的信噪比小于输入数据的信噪比。
[0063] 本发明减小数据截取对数字中频信噪比的恶化，从而扩展数字中频动态范围。
[0064] 本发明的数字中频动态范围扩展方法的原理如图2所示，除了现有的数字中频信 号处理过程之外，还包括有效位检测单元、数据左移单元和输出数据增益调整单元。
[0065]本发明的实现步骤如下：
[0066] 步骤（1 )，将一组分辨率为η位的整型ADC采样数据送入FPGA的RAM同时，同步进行 数据有效位检测，一组ADC采样数据输入完毕时可以获得最大有效位数，记为Μ;
[0067]步骤(2)，将η-Μ的差值送入FPGA的运算流水线，在数据左移单元内依次将每个ADC 数据左移n-M位；
[0068] 步骤(3)，将左移后的数据送入中频数字信号处理单元，在此单元内，除最后一级 乘法运算之外，对所有整型数据乘法运算的输出数据进行截取；
[0069]步骤(4)，将中频数字信号处理单元的输出数据的数据格式从整型转换为浮点型；