[0070] 步骤(5)，对浮点型输出数据根据数据左移单元内的左移位数n-M进行增益调整， 使得图2所示结构和图1的结构具有同样的增益。
[0071] 本发明可减小数据截取对数字中频信噪比的恶化，扩展动态范围，其原理如下：
[0072] 设一采样数据为八（1〇=&()2()+&12 1+&222+."+&11-22 11-2+&11-1211- 1而[{0，1}，0<1<11-1，一共有η位，最大有效位数为M，左移n-M位即可最大限度保留运算有效位数，左移后的数 据记为# (η)。与其相乘的二进制数据设为m位，表示如下：
[0073] B(m)=b〇20+bi21+b222+…+W-22m-2+bm-i2m-S其中biE{〇，l}，〇<i<m-l。
[0074] 则A(n)与B(n)相乘得其系数矩阵为：
[0076]由于A(n)与B(n)的最大有效位分别是M和m，因此an-ibm-! = 1，即A(n) ·B(m) 2 2m t2。当M>m时，A(n)与B(n)的乘积可表示如下：
[0077] A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-!) · 2M+m-3+···
[0078] +(aM-mbm-1+aM-m+lbm-2+."+aM-2bl+aM-lbo· 2M1
[0079] < 2m_1 · (2m_1+2 · 2m_2+3 · 2m_3+---+m· 2°)
[0080] =2M-i· (2m+1-m_2)<2M+m
[0081] 于是有2M+m-2<A(n) ·B(m)<2M+m。
[0082] 当M<m时，A(n)与B(n)的乘积可表示如下：
[0083] A(n) ·B(m)=aM-ibm-! · 2M+m-2+(an-ibm-2+aM-2bm-!) · 2M+m-3+···
[0084] +(a〇bm-l+aibm-2+."+aM-2bm-M+l+aM-lbm-M) · 2M2
[0085] < 2m_1 · (2m_1+2 · 2m_2+3 · 2μ_3+···+Μ· 2°)
[0086] =2?-i. (2M+1-M-2)<2M+m
[0087] 于是有2M+m-2<A(n) ·B(m)<2M+m。
[0088] 因此，A(n) ·B(m)的最高有效位为2M+m-2或
[0089] 下面以A(n) ·B(m)的最高有效位为2m+m来说明本发明的目的。
此时Ετ= -(2Κ_1)，一般2K>>1，并令q= 2K，即-qSETSCLN个η位采样数据在FPGA内进行乘 法运算并进行截取之后，生成Ν个Ετ构成截取误差序列，设为e(j)，j= 0，1，2，. . .，Ν-1。e(j) 一般具有如下统计特征：
[0091] (a)平稳随机序列；
[0092] (b)与参与乘法运算的序列无关；
[0093] (c)e(j)的任意两个值之间不相关，S卩e(j)是白噪声序列；
[0094] (d)在误差范围内是均匀分布。
[0097]设A(n)·B(m)的功率为则A(n)·B(m)的信噪比的对数表示为：
[0099]A(n)序列左移n-M位后的序列为A' (n)=A(n)·2n-'A' (η)·B(m)的结果可表示为
(η) ·B(m)的信噪比的对数表示为：
[0101] 对比①②式，可得左移位数n-M越大，乘法输出数据的信噪比受截断误差影响就越 小。
[0102] 对浮点型输出数据根据数据左移单元的左移位数n-M进行增益调整，即浮点型输 出数据除以2ηΛ使得图2的系统和图1的系统具有同样的增益。这是因为：
[0103] A' (η) ·B(m)=A(n) · 2η-Μ ·B(m)=A(n) ·B(m) · 2η-Μ,
[0104]本发明的数字中频动态范围扩展方法，ADC数据送入FPGA的同时，同步进行最大有 效位数的识别，执行效率高;最大限度的减小数据截取对数字中频信噪比的恶化;数据输出 转换为浮点型大幅度扩展了数据表达范围，并保证设计的数据处理增益不变。
[0105]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精 神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种数字中频动态范围扩展方法，其特征在于，还包括有效位检测单元、数据左移单 元和输出数据增益调整单元，实现步骤如下： 步骤（1)，将一组分辨率为η位的整型ADC采样数据送入FPGA的RAM同时，同步进行数据 有效位检测，一组ADC采样数据输入完毕时获得最大有效位数，记为M; 步骤(2 )，将n-M的差值送入FPGA的运算流水线，在数据左移单元内依次将每个ADC数据 左移n_M位； 步骤(3)，将左移后的数据送入中频数字信号处理单元，在此单元内，除最后一级乘法 运算之外，对所有整型数据乘法运算的输出数据进行截取； 步骤(4)，将中频数字信号处理单元的输出数据的数据格式从整型转换为浮点型； 步骤(5)，对浮点型输出数据根据数据左移单元内的左移位数n-M进行增益调整。2. 如权利要求1所述的数字中频动态范围扩展方法，其特征在于， 设一米样数据为 A(n) =8020+8^+8222+...+811-2211 2+an-i2n Sai e{〇，l}，〇< i < n_l，一共 有η位，最大有效位数为M，左移n-M位最大限度保留运算有效位数，左移后的数据记为A' (η)； 与其相乘的二进制数据设为m位，表示如下： B(m)二!^0+!^1+!^2+…+!^：^-2+'-!〗?- 1，其中 biE{〇，l}，OSigm-I; 则A(n)与B(n)相乘得其系数矩阵为：由于A(n)与B(n)的最大有效位分别是M和m，因此aM-iW-FUAU) · B(m)2 2M+m_2; 当M>m时，A(n)与B(n)的乘积表示如下：于是有2Μ+^2<Α(η) · B(m)<2M+m; 当M<m时，A(n)与B(n)的乘积表示如下：于是有2Μ+^2<Α(η) · B(m)<2M+m，因此，A(n) · B(m)的最高有效位为2μ+μ或2μ+μΛ 当Α(η) · B(m)的最高有效位为2M+m^2时： Α(η) ·Β(πι)的结果表示为.以[· ]τ表示截位处理，设截掉低K位，则设Et为截位误差，则Α(η) ·Β(πι)的截位误差为当Xk均为1时，截位误差最大，此时Ετ = -(2Κ-1)，2K> > I，并令q = 2K，即-q<ET < O; N个η位采样数据在FPGA内进行乘法运算并进行截取之后，生成N个Et构成截取误差序 列，设为 e(j)，j = 0，l，2，· · ·，Ν-1; 于是，e(j)的概率密度函数为'其均值为^方差为^设A(n) · B(m)的功率为如▲，则A(n) · B(m)的信噪比的对数表示为：A(n)序列左移n-M位后的序列为A' (n)=A(n) · (η) · B(m)的结果表示为,截掉低K位，K>n-M，则(η) · B(m)的截位误差为，其最大值设为Y=-(2K-2rf); 于是Y (η) · B(m)的信噪比的对数表示为：3. 如权利要求2所述的数字中频动态范围扩展方法，其特征在于，对浮点型输出数据根 据数据左移单元的左移位数n-M进行增益调整，浮点型输出数据除以2 n_M。4. 如权利要求2所述的数字中频动态范围扩展方法，其特征在于，e(j)具有如下统计特 征： (a) 平稳随机序列； (b) 与参与乘法运算的序列无关； (c) e (j)的任意两个值之间不相关； (d) 在误差范围内是均匀分布。
【专利摘要】本发明提出了一种数字中频动态范围扩展方法，还包括有效位检测单元、数据左移单元和输出数据增益调整单元，实现步骤如下：将一组分辨率为n位的整型ADC采样数据送入FPGA的RAM同时，同步进行数据有效位检测，一组ADC采样数据输入完毕时获得最大有效位数，记为M；将n-M的差值送入FPGA的运算流水线，在数据左移单元内依次将每个ADC数据左移n-M位；将左移后的数据送入中频数字信号处理单元，在此单元内，除最后一级乘法运算之外，对所有整型数据乘法运算的输出数据进行截取；将中频数字信号处理单元的输出数据的数据格式从整型转换为浮点型；对浮点型输出数据根据数据左移单元内的左移位数n-M进行增益调整。
【IPC分类】H04B1/00
【公开号】CN105450237
【申请号】CN201510793836
【发明人】王 锋, 许建华, 邓旭亮, 姜东 , 向长波, 张超, 马风军
【申请人】中国电子科技集团公司第四十一研究所
【公开日】2016年3月30日
【申请日】2015年11月11日