基于两个独立fpga的mvb中继器的制造方法
【技术领域】
[0001]本实用新型涉及基于MVB工业总线的网络技术，尤其涉及一种基于两个独立FPGA的MVB中继器。
【背景技术】
[0002]随着国际和国内轨道交通行业的蓬勃发展，多功能车辆总线(Multifunct1nVehicle Bus，简称MVB)的应用越来越广泛，根据传输距离的不同，MVB总线有三种物理介质可供选择，即电气短距离(Electrical Short Distance，ESD)介质、电气中距离(Electrical Middle Distance，简称EMD)介质和光纤(Optical Glass Fiber，简称OGF)介质，通常相同物理介质总线之间或者不同物理介质总线之间的连接需要通过MVB中继器来实现，其中中继器的两个作用是:将总线上的数据进行再生和放大，以便于延长传输距离；连接两个不同物理的介质的网络。
[0003]现有技术中，通常一个MVB中继器包括两个MVB接口，以及一个现场可编程门阵列(Field-Programmable Gate Array,简称 FPGA)芯片，其中该 FPGV 芯片位于两个 MVB 接口之间，每个接口连接两条MVB总线，比如:一个MVB接口连接A1总线和B1总线，另一个MVB接口连接A2总线和B2总线，其中A1总线和B1总线为两条冗余线路，即A1总线和B1总线中有一条为信任总线，另一条为冗余总线，当一条总线发生故障时，可以使用另一条总线进行数据传输，同样A2总线和B2总线为两条冗余线路。
[0004]然而，现有技术存在如下问题:当上述的FPGV芯片发生故障时，则整个MVB中继器会无法正常工作，进而降低了 MVB中继器的可靠性。
【实用新型内容】
[0005]本实用新型涉及一种基于两个独立FPGA的MVB中继器，从而提高MVB中继器的可靠性。
[0006]第一方面，本实用新型提供一种基于两个独立FPGA的MVB中继器，包括:第一多功能车辆总线MVB接口、第二 MVB接口、第一 FPGA芯片和第二 FPGA芯片；所述第一 MVB接口的第一端与第一 MVB总线连接，所述第一 MVB接口的第二端与第二 MVB总线连接，所述第一MVB接口的第三端与所述第一现场可编程门阵列FPGA芯片的第一端，所述第一 MVB接口的第四端与所述第二 FPGA芯片的第一端连接，所述第一 MVB接口的第一端和第二端分别与所述第一 MVB接口的第三端和第四端一一对应；所述第一 FPGA芯片与所述第二 FPGA芯片并联，所述第一 FPGA芯片的第二端与所述第二 MVB接口的第一端连接，所述第二 FPGA芯片的第二端与所述第二 MVB接口的第二端连接；所述第二 MVB接口的第三端与第三MVB总线连接，所述第二 MVB接口的第四端与第四MVB总线连接，所述第二 MVB接口的第一端和第二端分别与所述第二 MVB接口的第三端和第四端一一对应。其中，所述第一 MVB总线与所述第二 MVB总线为两条冗余线路，所述第三MVB总线与所述第四MVB总线为两条冗余线路。
[0007]结合第一方面，在第一方面的第一种可能实施方式中，还包括:第一电源转换器和第二电源转换器；所述第一电源转换器与所述第一 FPGA芯片连接，所述第一电源转换器用于将110V电压转换为5V电压，并将所述5V电压提供给所述第一 FPGA芯片；所述第二电源转换器与所述第二 FPGA芯片连接，所述第二电源转换器用于将110V电压转换为5V电压，并将所述5V电压提供给所述第二 FPGA芯片。
[0008]结合第一方面的第一种可能实施方式，在第一方面的第二种可能实施方式中，还包括:第一电源和第二电源；所述第一电源与所述第一电源转换器连接，用于产生110V电压；所述第二电源与所述第二电源转换器连接，用于产生110V电压。
[0009]结合第一方面，在第一方面的第三种可能实施方式中，所述第一 MVB接口的第一端与所述第一 MVB接口的第三端连接，所述第一 MVB接口的第二端与所述第一 MVB接口的第四端连接；或者，所述第一 MVB接口的第一端与所述第一 MVB接口的第四端连接，所述第一 MVB接口的第二端与所述第一 MVB接口的第三端连接；所述第二 MVB接口的第一端与所述第二 MVB接口的第三端连接，所述第二 MVB接口的第二端与所述第二 MVB接口的第四端连接；或者，所述第二 MVB接口的第一端与所述第二 MVB接口的第四端连接，所述第二 MVB接口的第二端与所述第二 MVB接口的第三端连接。
[0010]结合第一方面，在第一方面的第四种可能实施方式中，所述第一 FPGA芯片与所述第二 FPGA芯片规格相同。
[0011]本实用新型提供一种基于两个独立FPGA的MVB中继器，包括:第一MVB接口、第二MVB接口、第一 FPGA芯片和第二 FPGA芯片；其中，第一 MVB接口的第一端与第一 MVB总线连接，第一 MVB接口的第二端与第二 MVB总线连接，第一 MVB接口的第三端与第一 FPGA芯片的第一端，第一 MVB接口的第四端与第二 FPGA芯片的第一端连接，第一 MVB接口的第一端和第二端分别与第一 MVB接口的第三端和第四端一一对应；第一 FPGA芯片与第二 FPGA芯片并联，第一 FPGA芯片的第二端与第二 MVB接口的第一端连接，第二 FPGA芯片的第二端与第二 MVB接口的第二端连接；第二 MVB接口的第三端与第三MVB总线连接，第二 MVB接口的第四端与第四MVB总线连接，第二 MVB接口的第一端和第二端分别与第二 MVB接口的第三端和第四端一一对应。其中，第一 MVB总线与第二 MVB总线为两条冗余线路，第三MVB总线与第四MVB总线为两条冗余线路。从而提高MVB中继器的可靠性。
【附图说明】
[0012]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0013]图1为本实用新型一实施例提供的一种基于两个独立FPGA的MVB中继器的结构示意图；
[0014]图2为本实用新型一实施例提供的MVB接口的电路图；
[0015]图3为本实用新型另一实施例提供的一种基于两个独立FPGA的MVB中继器的结构示意图；
[0016]图4A为本实用新型另一实施例提供的第一电源转换器的电路图；
[0017]图4B为本实用新型另一实施例提供的第二电源转换器的电路图。
【具体实施方式】
[0018]为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0019]为了解决现有技术中MVB中继器可靠性低的问题，本实用新型提供一种基于两个独立FPGA的MVB中继器。
[0020]图1为本实用新型一实施例提供的一种基于两个独立FPGA的MVB中继器的结构示意图，如图1所示，该MVB中继器包括:第一 MVB接口 101、第二 MVB接口 102、第一 FPGA芯片103和第二 FPGA芯片104。其中，第一 MVB接口 101的第一端105与第一 MVB总线106连接，第一 MVB接口 101的第二端107与第二 MVB总线108连接，第一 MVB接口 101的第三端109与第一 FPGA芯片103的第一端110，第一 MVB接口 101的第四端111与第二 FPGA芯片104的第一端112连接，第一 MVB接口 101的第一端105和第二端107分别与第一 MVB接口 101的第三端109和第四端111——对应；第一 FPGA芯片103与第二 FPGA芯片104并联，第一 FPGA芯片103的第二端113与第二 MVB接口 102的第一端114连接，第二 FPGA芯片104的第二端115与第二 MVB接口 102的第二端116连接；第二 MVB接口 102的第三端117与第三MVB总线118连接，第二 MVB接口 102的第四端119与第四MVB总线120连接，第二 MVB接口 102的第一端114和第二端116分别与第二 MVB接口 102的第三端117和第四端119 一一对应。其中，第一 MVB总线106与第二 MVB总线108为两条冗余线路，第三MVB总线118与第四MVB总线120为两条冗余线路。
[0021]具体地，比如:其中输入信号的一个输入线路为:可以从第一 MVB总线106输入，然后经过第一 MVB接口 101，再通过第一 FPGA芯片103，然后通过第二 MVB接口 102，最后从第三MVB总线118输出，同样，另一个输入线路为:输入信号可以从第二 MVB总线108输入，然后经过第一 MVB接口 101，再通过第二 FPGA芯片104，然后通过第二 MVB接口 102，最后从第四MVB总线120输出。因此，当其中一条输入线路发生故障时，由于两条线路完全独立，因此另一条线路还可以继续工作，保证信号传输的可靠性。
[0022]当然，信号也可以从第三MVB总线118输入，从第一 MVB总线106输出，信号也可以从第四MVB总线120输入，从第二 MVB总线108输出。
[0023]其中，第一 MVB接口 101和第二 MVB接口 102的主要功能是:将第一 FPGA芯片103和第二 FPGA芯片104的编码器输出的电平信号转换为相应物理介质的电气差分信号或光信号，或者，将相应物理介质的电平差分信号或者光信号转换为第一 FPGA芯片103和第二FPGA芯片104的解码器能识别的电平信号。所谓的物理介质可以是ESD介质、EMD介质或者光纤介质，当物理介质是ESD介质或者EMD介质时，则它们对应的信号为电气差分信号，当物理介质为光纤介质时，则对应的信号为光信号。此外，第一 MVB接口 101和第二 MVB接口 102也是实现MVB中继器的核心电路和外部MVB总线的电气隔离，外部MVB总线即为:第一MVB总线106、第二 MVB总线108、第三MVB总线118和第四MVB总线120。
[0024]图2为本实用新型一实施例提供的MVB接口的电路图，如图2所示，该MVB接口可以是第一 MVB接口或者是第二 MVB接口，其中，MVB接口中的收发器的芯片采用自带隔离功能的IS03088芯片，它可以有效的隔离外侧的干扰，同时为了更好的减少对内部信号的干扰，IS03088外侧采用隔