Mvb总线中继器的制造方法
【技术领域】
[0001]本发明涉及列车通信技术领域，尤其涉及一种MVB (Multifunct1n Vehicle Bus，多功能车辆总线)总线中继器。
【背景技术】
[0002]在基于IEC61375的列车通信网络标准中，车辆级总线多采用多功能车辆总线MVB来连接同一车辆或者同一编组中的总线设备。MVB总线的传输介质分成电气短距离ESD、电气中距离EMD以及光纤三种，而在实际运用多采用电气中距离介质EMD。中距离介质EMD的物理层采用RS-485驱动，线缆为屏蔽双绞线，由于信号随着线缆长度增长造成的衰减以及RS-485接收能力的限制，造成中距离EMD介质下MVB线缆长度不能超过200米，该限制严重影响MVB总线的通信应用。为了打破这种传输限制，标准中建议采用MVB中继器来提高信号的传输距离，并规定MVB中继器属于0类设备，即只实现信号的再生和放大，并不具备数据通信能力。
[0003]目前的MVB中继器产品主要有Siemens、Bombardier和Duagon等国外公司。一般MVB中继器多为一个单独的板卡或设备，采用DB9连接器，具备分别连接两个网段的通道，板卡内部通过专用的芯片或者FPGA对总线信号进行处理，实现信号的再生和放大功能。
【发明内容】
[0004]本发明提供一种MVB总线中继器，以解决现有技术中的一项或多项缺失。
[0005]本发明提供一种MVB总线中继器，所述中继器包括壳体和固定于所述壳体内的电路板卡；其中，所述电路板卡包括两个互为冗余且独立的通道电路，每通道电路包括第一MVB信号驱动接收电路、第二 MVB信号驱动接收电路、电源转换模块及FPGA模块；所述第一MVB信号驱动接收电路、第二MVB信号驱动接收电路及FPGA模块分别连接至电源转换模块；所述第一 MVB信号驱动接收电路的一端与第一网段MVB总线连接，另一端与所述FPGA模块的一端连接；所述第二 MVB信号驱动接收电路的一端与所述FPGA模块的另一端连接，所述第二 MVB信号驱动接收电路的另一端与第二网段MVB总线连接；所述FPGA模块接收来自所述第一网段MVB总线及第二网段MVB总线其中之一的MVB信号，对所述MVB信号进行调理后转发至所述第一网段MVB总线及第二网段MVB总线其中的另一个。
[0006]—个实施例中，所述第一 MVB信号驱动接收电路包括:相互连接的第一隔离变压器和第一 RS-485收发器；所述第一 RS-485收发器连接所述FPGA模块。
[0007]—个实施例中，所述第二 MVB信号驱动接收电路包括:相互连接的第二隔离变压器和第二 RS-485收发器；所述第二 RS-485收发器连接所述FPGA模块。
[0008]—个实施例中，所述电源转换模块的接收在[43V，160V]范围的直流电源，输出5V直流电源。
[0009]一个实施例中，所述FPGA模块包括:第一接收模块、第二接收模块、第一发送模块、第二发送模块及方向识别模块；所述方向识别模块连接于所述第一 MVB信号驱动接收电路和所述第二 MVB信号驱动接收电路之间，以识别MVB信号在所述第一网段MVB总线和所述第二网段MVB总线之间的传输方向；所述第一接收模块用于通过所述第一 MVB信号驱动接收电路接收来自第一网段MVB总线的MVB信号；所述第一发送模块用于将来自第一网段MVB总线的MVB信号发送至所述第二 MVB信号驱动接收电路；所述第二接收模块用于通过所述第二 MVB信号驱动接收电路接收来自第二网段MVB总线的MVB信号；所述第二发送模块用于将来自第二网段MVB总线的MVB信号发送至所述第一 MVB信号驱动接收电路；其中，当所述方向识别模块识别所述传输方向为从第一网段MVB总线到第二网段MVB总线时，产生发送至第二 MVB信号驱动接收电路的发送使能信号；当所述方向识别模块识别所述传输方向为从第二网段MVB总线到第一网段MVB总线时，产生发送至第一 MVB信号驱动接收电路的发送使能信号。
[0010]—个实施例中，所述第一接收模块及所述第二接收模块用于通过对MVB信号采样判断MVB信号是正常帧信号还是碰撞帧信号。
[0011 ] 一个实施例中，所述FPGA模块还包括:帧间距及沿抖动调整模块，连接于所述第一接收模块和所述第一发送模块之间，以及所述第二接收模块和所述第二发送模块之间，用于判断当MVB信号的前后两帧信号的时间间距小于一第一设定时间值时，将后一帧信号延迟一第二设定时间值，且用于判断当MVB信号的抖动在一设定时间范围时，根据一设定时钟对MVB信号进行信号同步。
[0012]—个实施例中，所述FPGA模块还包括:总线空闲及Jabber故障识别模块，连接于所述第一 MVB信号驱动接收电路和所述第二 MVB信号驱动接收电路之间；所述总线空闲及Jabber故障识别模块在判断所述方向识别模块识别的源网段线路的持续空闲时间超过一第三设定时间值时，控制所述方向识别模块重新识别MVB信号的传输方向，在检测到所述源网段线路持续发送MVB信号超过一第四设定时间值时，控制所述第一发送模块或所述第二发送模块停止向所述方向识别模块识别的目标网段线路发送MVB信号直至所述目标网段线路的持续空闲时间超过一第五设定时间值。
[0013]—个实施例中，所述中继器还包括:设于所述电源转换模块的输入端的电源输入保护电路、电源滤波电路及EMC抑制电路三者中的一个或多个。
[0014]一个实施例中，所述电源输入保护电路包括TVS 二极管；所述电源滤波电路包括压敏电容；所述EMC抑制电路包括共轭线圈和安规电容。
[0015]—个实施例中，所述中继器还包括:输出电压保护电路和/或输出电压滤波电路；所述输出电压保护电路和所述输出电压滤波电路均设于所述电源转换模块的输出端。
[0016]—个实施例中，所述输出电压保护电路包括TVS 二极管；所述输出电压滤波电路包括滤波电容。
[0017]一个实施例中，所述中继器还包括:第一总线端过压保护电路和/或第二总线端过压保护电路；其中，所述第一总线端过压保护电路连接于所述第一网段MVB总线和所述第一 MVB信号驱动接收电路之间；所述第二总线端过压保护电路连接于所述第二网段MVB总线和所述第二 MVB信号驱动接收电路之间。
[0018]一个实施例中，所述第一总线端过压保护电路和所述第二总线端过压保护电路均包括双极性TVS 二极管。
[0019]—个实施例中，所述壳体为一体成型的金属外壳。
[0020]一个实施例中，所述壳体的侧壁设置有网状通风孔。
[0021]—个实施例中，所述壳体内侧设置有用于固定或拆卸所述电路板卡的导轨。
[0022]本发明实施例的MVB中继器，不仅能够实现MVB信号的再生和放大功能，延长MVB信号的传输距离，而且能与目前已有产品互联互通。本发明实施例的MVB中继器能够具有精确的沿同步、极小的沿脉冲偏差、准确的碰撞判断、自动的连续帧间距调整以及有效的故障隔离等能力，其性能明显优于现有的中继器。
【附图说明】
[0023]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中:
[0024]图1是本发明一实施例的MVB总线中继器的结构示意图；
[0025]图2是本发明一实施例中的FPGA模块的结构示意图。
【具体实施方式】
[0026]为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。
[0027]本发明提供了一种MVB总线中继器，该中继器是一种双通道结构，每通道设置有独立的电源，且采用独特的FPGA设计，能够实现多种优良技术特性，能够满足IEC61375-2国际标准中对MVB中继器的测试指标和要求。
[0028]图1是本发明一实施例的MVB总线中继器的结构示意图。本发明的中继器可包括壳体(未示出)和固定于该壳体内的电路板卡。如图1所示，上述电路板卡包括两个互为冗余且独立的通道电路，即A通道电路100A和B通道电路200B，均连接于第一网段MVB总线和第二网段MVB总线之间。两个互为冗余且独立的通道电路，可完全独立，且分别负责MVB总线的线路A和线路B的信号处理。其中，第一网段MVB总线和第二网段MVB总线是指需要通过中继器连接的MVB总线上的两个MVB网段，可以是物理介质相同或不同的两段MVB总线。该MVB总线为双线路，包括线路A和线路B。
[0029]A通道电路100A可包括第一 MVB信号驱动接收电路110A、第二 MVB信号驱动接收电路120A、电源转换模块130A及FPGA模块140A。第一 MVB信号驱动接收电路110A、第二MVB信号驱动接收电路120A及FPGA模块140A分别连接至电源转换模块130A。第一 MVB信号驱动接收电路110A的一端与第一网段MVB总线连接(例如，通过连接器XI的引脚1及引脚2和连接器X2的引脚1及引脚2)，第一 MVB信号驱动接收电路110A的另一端与上述FPGA模块140A的一端连接。第二 MVB信号驱动接收电