可重配置发射机和双模驱动器及其系统的制作方法
【技术领域】
[0001]本公开内容总体上涉及可重配置发射机和双模驱动器、以及使用可重配置发射机和双模驱动器的系统。
【背景技术】
[0002]现今的高速数字系统中存在范围广泛的存储器配置，以便满足特定平台的带宽、功率、容量、以及成本约束。例如，期望基于DDR4(双倍数据速率IV)和GDDR5 (图形双倍数据速率V)的收发机满足服务器、客户端、制图、以及移动平台的需要。1/0(输入-输出)接口可以需要另外的面积和电路，以便结合单向数据传输来支持双向数据传输。
[0003]例如，当前DDR I/O驱动器主要被实现为具有无源线性化电阻器的单向推/拉器件。由于无源电阻器变化和低电阻密度，所述无源线性化电阻器增加了DDR I/O驱动器的显著面积(significant area)、焊盘电容、以及金属布线复杂度。电压模式驱动器的电源调节依赖于一定量的管芯上去耦合电容器。这也占用显著面积。使用相同I/O驱动器支持包括单向I/O接口和双向I/O接口的各个I/O标准可以导致大且复杂的设计。
【实用新型内容】
[0004]下面的示例是关于进一步的实施例的。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文所描述的装置的所有可选特征。在每个权利要求本身作为一个单独的实施例的情况下，权利要求书由此被并入到【实用新型内容】部分中。
[0005]本公开内容的实施例提供了一种可重配置发射机，其包括:第一焊盘;第二焊盘；第一单端驱动器，所述第一单端驱动器耦合到所述第一焊盘;第二单端驱动器，所述第二单端驱动器耦合到所述第二焊盘;差分驱动器，所述差分驱动器耦合到所述第一焊盘和所述第二焊盘；以及逻辑单元，所述逻辑单元用以启用所述第一单端驱动器和所述第二单端驱动器，或用以启用所述差分驱动器。
[0006]根据实施例，所述发射机还包括:第一电源节点，所述第一电源节点用以向所述第一单端驱动器和所述第二单端驱动器提供第一电源;第二电源节点，所述第二电源节点用以向所述差分预驱动器提供第二电源，其中，所述第一电源的电压电平高于所述第二电源的电压电平;第三电源节点；以及开关，所述开关可操作用于引起从所述第二电源节点到所述第三电源节点的电流路径。所述发射机还包括:第一数据生成器，所述第一数据生成器用以为所述第一单端驱动器提供第一数据；以及第二数据生成器，所述第二数据生成器用以为所述第二单端驱动器提供第二数据。所述发射机还包括:第一均衡器，所述第一均衡器耦合到所述第一单端驱动器和所述差分驱动器；以及第二均衡器，所述第二均衡器耦合到所述第二单端驱动器和所述差分驱动器。
[0007]根据实施例，所述发射机还包括调节器，所述调节器用以向所述第三电源节点提供经调节的电流。所述发射机还包括逻辑控制单元，所述逻辑控制单元用以根据用于驱动所述差分驱动器中的均衡开关的数据的逻辑电平来控制所述开关，以便引起所述开关将所述第二电源节点耦合到所述第三电源节点。
[0008]根据实施例，所述第一单端驱动器和所述第二单端驱动器可操作用于分别驱动所述第一焊盘和所述第二焊盘上的信号，使得所述信号的所述摆幅高于由所述差分驱动器生成的摆幅。所述第一单端驱动器和所述第二单端驱动器中的每一个单端驱动器包括不依赖于无源电阻器的上推驱动器和下拉驱动器。所述第一均衡器和所述第二均衡器可操作用于向所述差分驱动器提供比所述第一单端驱动器和所述第二单端驱动器更高阶的均衡。
[0009]本公开内容的实施例还提供了一种双模驱动器，其包括:第一单端DDR顺从性驱动器和第二单端DDR顺从性驱动器；以及差分驱动器，其中，所述第一单端DDR顺从性驱动器和所述第二单端DDR顺从性驱动器可操作用于驱动具有比由所述差分驱动器所驱动的信号更大摆幅的信号。所述双模驱动器还包括:第一均衡器，所述第一均衡器耦合到所述第一单端驱动器和所述差分驱动器；以及第二均衡器，所述第二均衡器耦合到所述第二单端驱动器和所述差分驱动器。所述双模驱动器还包括:第一电源节点；第二电源节点，所述第二电源节点耦合到所述差分预驱动器;第三电源节点，所述第三电源节点用以从所述第二电源节点接收由调节器生成的电源;开关，所述开关可操作用于引起从所述第二电源节点到所述第三电源节点的电流路径;逻辑控制单元，所述逻辑控制单元用以根据用于驱动所述差分驱动器中的均衡开关的数据的逻辑电平来控制所述开关，以便引起从所述第二电源节点到所述第三电源节点的所述电流路径；以及N-位电流数字-至-模拟转换器，所述N-位电流数字-至-模拟转换器用以控制从所述第二电源节点注入到所述第三电源节点的所述电流强度。
[0010]根据实施例，所述差分驱动器以及所述第一单端驱动器和所述第二单端驱动器两者可操作用于在以发射机模式操作时提供发射机终端，并且在以接收机模式操作时提供接收机终端。
[0011]本公开内容的另一个实施例还提供了一种使用双模驱动器的系统，其包括:存储器;处理器，所述处理器耦合到所述存储器，所述处理器和存储器包括上文论述的双模驱动器；以及无线接口，所述无线接口用于允许所述处理器与另一个器件进行通信。
[0012]本公开内容的又一个实施例提供了一种使用可重配置发射机的系统，其包括:存储器;处理器，所述处理器耦合到所述存储器，所述处理器和存储器包括上文论述的可重配置发射机;以及无线接口，所述无线接口用于允许所述处理器与另一个器件进行通信。
【附图说明】
[0013]根据以下给出的【具体实施方式】并且根据本公开内容的各个实施例的附图将更充分地理解本公开内容的实施例，然而，附图不应将本公开内容限于具体实施例，而仅用于解释和理解。
[0014]图1示出了根据本公开内容的一个实施例的使用双模收发机的计算系统。
[0015]图2示出了根据本公开内容的一个实施例的双模收发机的框级架构。
[0016]图3(A)示出了根据本公开内容的一个实施例的双模收发机的电路级架构。
[0017]图3(B)示出了当第一焊盘上的输出电压改变时针对第一PD和PU驱动器的在第一焊盘处测量的DC电流(Idc)。
[0018]图3(C)示出了当第一焊盘上的输出电压改变时第一单端驱动器的终端电阻(以Ohms计算)。
[0019]图4示出了根据本公开内容的一个实施例的具有发射机2-抽头均衡控制和电流补偿的双模收发机的电路级架构。
[0020]图5A示出了根据本公开内容的一个实施例的具有DC耦合的差分驱动器配置的发射机和接收机模式。
[0021]图5B示出了根据本公开内容的一个实施例的具有AC耦合的差分驱动器配置的发射机和接收机模式。
[0022]图6是根据本公开内容的一个实施例的具有双模收发机的智能设备或计算机系统或SoC(片上系统)。
【具体实施方式】
[0023]一些实施例描述了满足许多存储器接口(诸如DDR4、GDDR5、以及高速差分信号传输接口)的信号传输规范的双模收发机。在这里，双模指能够以单端大摆幅电压模式信号传输和差分低摆幅电压模式信号传输来操作的收发机。由于在通道损失、I/O电路架构、功率消耗要求以及系统级应用方面的各种的电信号传输特性，所述单端大摆幅信号传输适合于当前DDR4和GDDR5规范(下文被称为DDR模式)。对于在高速操作(例如，16Gb/s高速数据链路)时，所述差分低摆幅信号传输可以是更节能的。所述高速模式在下文被称为HSD模式。
[0024]在将来，具有高速串行I/O增强的差分信号传输将可能针对后DDR4和将来经缓冲的存储器解决方案继续I/o性能缩放。可满足所有这些存储器标准的信号传输要求的统一的存储器接口提供数个益处:降低的成本和设计时间、较大平台设计灵活性、以及从DDR4/GDDR5到高速差分存储器接口的更平滑转变。总体上，趋势是具有统一的收发机设计，以便支持若干存储器规范、遗留兼容性、以及性能可缩放性。
[0025]为了达到这些目的，I/O设计者必须克服数个信号传输规范中的显著差异、简化高电压容差技术并且使面积和由于可重配置性而引起的通道损失开销最小化。面积开销对于支持不同发射机输出摆幅、不同通道均衡、以及双向数据传输能力可能是显著的。当前，DDR驱动器主要由具有无源线性化电阻器的推/拉器件来实现。由于其高工艺变化和低电阻面积密度的性质，无源电阻器实施方式增加了硅面积、焊盘电容以及金属布线复杂度。同样，低摆幅高速电压模式驱动器可以需要一定量的管芯上去耦合电容器，以用于电源调节。
[0026]为了解决这些问题和其它问题，描述了可以以单向或双向模式操作的双模收发机的一些实施例。一些实施例仅仅使用薄栅极氧化物器件，同时向暴露至较高电源(即，高于由工艺技术节点支持的标称电源电平的电源电平)的器件提供电气过应力保护。一些实施例在驱动器中仅仅使用有源器件，即不使用无源线性化电阻器。取决于驱动的模式，一些实施例使用不同阶的预加强(均衡)。一些实施例使用电流补偿方案来降低电容器尺寸。
[0027]在一个实施例中，双模收发机可操作用于支持非同时双向数据传输。在这里，非同时双向数据传输指数据传输线路的端子中的任一个端子被指定为发射机并且然后另一端子将相应地是接收机，但是两个端子不可同时是发射机(或接收机)。
[0028]在一个实施例中，将对称后光标和前光标高速差分发射机数据路径分成两个单独的单端大摆幅后光标数据路径。例如，两个单独的单端数据路径是DDR顺从性数据路径(例如，3.2Gb/s 1.2V DDR4顺从性数据路径，或6.4Gb/s 1.5V GDDR5顺从性数据路径)，而高速差分数据路径(例如，25Gb/s IV数据路径)是低摆幅差分数据路径。在一个实施例中，在接收机模式中，对发射机驱动器上推、下拉以及均衡开关器件进行偏置，使得通过打开/关闭驱动器引脚，所述发射机驱动器可以被配置为接收机终端和共模偏置生成器。
[0029]在一个实施例中，面积密集型无源电阻器被去除并且以互补型P-类型和η-类型二极管/三极管操作区器件的并联组合(相比于无源电阻器，其以较小面积实现了大摆幅和管芯上终端线性度)来替换。在一个实施例中，通过注入来自电源的数据依赖的电流来取消发射机摆幅控制调节器上的高频驱动器电流变化。
[0030]为了支持双模可重配置性并且降低由于此可重配置性特征引起的面积和功率开销，双模收发机的一些实施例具有共同的时钟电路、发射机均衡控制逻辑、串行化器、以及调节器，以便最大化电路再使用。在一个实施例中，双模收发机具有独立的发射机预驱动器、驱动器、以及接收机前端，以便满足DDR模式与HSD模式之间的显著信号传输差异。在一个实施例中，两个完全相同的均衡控制逻辑被提供为具有共同的数据流输入，使得可以设置两个均衡控制逻辑中的一个均衡控制逻辑以便生成光标/后光标信号，并且可以设置两个均衡控制逻辑中的另一个均衡控制逻辑以便生成光标/前光标信号。在一个实施例中，将这些均衡控制逻辑的输出(其为光标、后光标以及前光标信号)分配到HSD模式驱动器(例如，32-引脚HSD模式驱动器)，以用于多抽头(例如，3-抽头)线性均衡。在一个实施例中，HSD模式发射机针对其低摆幅电压模式驱动器摆幅控制和电源调节使用调节器。在一个实施例中，此调节器直接使用数字发射机电路电源并且在周围提供高电源噪声抑制比(例如，20dBPSRR)ο
[0031]在一个实施例中，两个均衡控制逻辑具有相同的设置，以便生成用于较低抽头(例如，2-抽头)均衡的光标/后光标信号。在一个这种实施例中，至两个均衡控制逻辑的输入数据流是单独的数据流。在一个实施例中，将两个均衡控制逻辑的输出分配到其自己的DDR模式驱动器(例如，64-引脚DDR模式驱动器)。在这种实施例中，将整个发射机数据路径分成两个完全相同的数据路径，所述两个完全相同的数据路径承载用于两个单独的单端2