-抽头DDR模式数据传输的两个独立的数据流。在一个实施例中，在DDR模式中，调节器被配置为用于高电压容差的Vsshi生成器，以便支持两个独立的DDR驱动器的高电压电源V_(在这里也被称为第一电源)。
[0032]在一个实施例中，HSD模式驱动器包括数个完全相同的单元引脚(例如，32个完全相同的引脚)。在一个实施例中，每一个引脚完全是WOS推-拉差分低摆幅电压模式驱动器。在一个实施例中，NM0S均衡开关被安置在每一驱动器引脚的互补型差分输出之间。在发射机模式中，可以通过将光标、后光标以及前光标信号适当分配到全部32个单元驱动器引脚来实现发射机终端控制和3-抽头差分均衡器(应当注意的是，差分均衡可以消除驱动器中的重复电流消耗，以便提高功率效率，但是其可能需要高速逻辑来驱动均衡开关和推-拉器件)。在一个实施例中，推-拉器件和均衡开关器件两者都是发射机终端的部分。在一个实施例中，可以打开差分驱动器中的均衡开关器件，以作为在接收机模式中的差分接收机终端。在一个实施例中，借助AC耦合通道，可以打开差分驱动器中的几个推-拉器件，以便支持接收机共模电压生成。
[0033]在某些工艺、温度以及电源电压条件下，HSD模式发射机可以使用用于提供发射机终端(例如，500hm发射机终端)而待被打开的驱动器单元的的‘N’个引脚(例如，小于或等于32)。如果这些‘N’个引脚中的‘a’数目个引脚受到后光标信号的控制，并且‘N’个引脚中的‘b’数目个引脚受到前光标信号的控制，则引脚中的N-a-b数目个引脚受到光标信号的控制。后光标均衡系数‘α’是0.5.a/N，并且前光标均衡系数‘β’是0.5.b/N。在HDS模式发射机中，终端和均衡控制分辨率分别是1g2(N)和log2(2N)。在一个实施例中，包括复用器、AND门以及XNOR门的均衡控制逻辑由类似的共源共栅CMOS逻辑合并和实现，以便匹配门延迟并且降低串行化器的输入处的定时变化。
[0034]HSD模式驱动器电流消耗可以是数据依赖的并且与均衡系数设置有关。此数据依赖的驱动器电流可以在差分驱动器电源下呈现高频自感应噪声，所述高频自感应噪声为调节器输出。调节器可以依赖于巨大的去耦合电容器，以便降低此自感应噪声的影响。在一个实施例中，采用数据依赖的电流补偿方案来减轻HSD模式摆幅控制调节器上的高频驱动器电流变化的问题。由于每当均衡开关输入切换时都发生电流变化(A I)并且变化幅度与均衡系数成比例，所以在一个实施例中，再使用均衡开关输入信号来启用每一个驱动器引脚中的电流路径。在一个实施例中，补偿方案通过减轻调节器负载中的高频电流变化能够实现显著的调节器输出电容器降低。
[0035]在一个实施例中，DDR模式大摆幅驱动器完全由薄栅极氧化物器件来实现。在这种实施例中，全有源DDR模式大摆幅驱动器在不使用面积密集型无源电阻器的情况下使用互补型P/N、二极管/三极管区器件的并联组合来实现驱动器/管芯上终端(ODT)线性度。在一个实施例中，互补型有源电阻器可以在宽广电压范围(例如，Vddq DDR4输出摆幅范围的50%至95%)上实现非常低的电阻变化(例如，小于±10%电阻变化)ADR模式发射机可以使用用于提供发射机终端(例如，500hm发射机终端)而待被打开的驱动器单元的‘N’个引脚(例如，小于或等于64)。在DDR模式发射机中，终端和均衡控制分辨率都为1g2(N)。
[0036]在一个实施例中，互补型有源电阻器和共源共栅三极管区器件的组合在DDR模式与HSD模式之间没有任何额外电源或偏置电压重构的情况下还能够实现高电压容差(HVT)。在一个实施例中，仅仅使用薄栅极氧化物器件来使预驱动器共源共栅和电平位移也能够实现高电压容差。在一个实例中，借助独立的64-引脚上推(PU)和下拉(PD)阻抗控制，每一个单端DDR模式驱动器可以满足针对推/拉阻抗匹配、分辨率以及范围要求的DDR4规范。通过消除无源电阻器，一些实施例可以显著地降低由于电阻器工艺变化和低电阻密度引起的面积开销。例如，在22nm CMOS工艺中，DDR模式驱动器面积效率提高相对于使用线性化电阻器的设计好2倍(2x)。在一个实施例中，HSD模式摆幅控制调节器被配置为针对在DDR模式中用于HVT的电平位移器(LS)的VSSHI( =Vddq-1V)生成器。
[0037]在下面的描述中，讨论了许多细节，以便提供对本公开内容的实施例的更彻底的解释。然而，对于本领域的技术人员将显而易见的是，本公开内容的实施例可在没有这些具体细节的情况下得以实施。在其它情形中，以框图形式(而不是详细地)示出了已知结构和器件，以便避免模糊本公开内容的实施例。
[0038]应当注意的是，在实施例的相对应的附图中，借助线条表示信号。一些线条可以较粗以便指示更多组成信号路径，和/或在一端或多端具有箭头以便指示主要的信息流动方向。这种指示不旨在为限制性的。相反，线条结合一个或多个示范性实施例使用，以便促进对电路或逻辑单元的更容易的理解。如由设计需要或偏好所指示的任一个所表示的信号可以实际上包括可以按任一方向行进并且可以借助任何合适类型的信号方案来实现的一个或多个信号。
[0039]遍及说明书并且在权利要求书中，术语“连接”意指所连接的物件之间的直接电连接，而无任何中间器件。术语“耦合”意指所连接的物件之间的直接电连接或通过一个或多个无源或有源中间器件的间接连接。术语“电路”意指被布置彼此合作以便提供期望的功能的一个或多个无源和/或有源组件。术语“信号”意指至少一个电流信号、电压信号或数据/时钟信号。“一”、“一个”和“所述”的意思包括复数引用。“在……中”的意思包括“在……中”和“在……上”。
[0040]术语“缩放”通常指将设计(原理图和版图)从一种工艺技术转换成另一种工艺技术。术语“缩放”通常还指减小相同技术节点内版图和器件的尺寸。术语“缩放”还可以指相对于另一个参数(例如，电源电平)调整(例如，减慢)信号频率。术语“大致上”、“接近”、“近似”、“近似于”和“大约”通常指在目标值的+/-20 %内。
[0041]除非另外规定，使用“第一”、“第二”以及“第三”等序数形容词来描述共同对象仅仅指示正在参考相似对象的不同情形，而不旨在暗示如此描述的对象必须按给定的顺序，无论是在时间上、空间上、在排序上还是以任何其它方式。
[0042]为了实施例，晶体管是金属氧化物半导体(MOS)晶体管，金属氧化物半导体(MOS)晶体管包括漏极、源级、栅极以及体端子。晶体管还包括三栅极晶体管和FinFET晶体管、环绕式栅极圆柱形晶体管或如碳纳米管或自旋电子器件的实现晶体管功能的其它器件。源极和漏极端子可以是完全相同的端子，并且在本文中可互换地使用。本领域技术人员将意识到的是，可以使用例如双极结型晶体管一B JT PNP/NPN、Bi CMOS、CMOS、eFET等的其它晶体管，而不脱离本公开内容的范围。术语“MN”指示η-类型晶体管(例如，匪OS、NPN BJT等)，并且术语“ΜΡ”指示P-类型晶体管(例如，PMOS、PNP BJT等)。
[0043]图1示出了根据本公开内容的一个实施例的使用了双模收发机的计算系统100。在一个实施例中，计算系统100包括各自分别具有双模收发机102和104的处理器/存储器101和处理器/存储器103、传输线路(TL) (S卩，TLl和TL2)。在一个实施例，双模收发机102包括耦合到TLl的第一焊盘；以及耦合到TL2的第二焊盘。在一个实施例中，双模收发机102包括耦合到第一焊盘的第一单端驱动器(例如，DDR4或⑶DR5顺从性驱动器)；以及耦合到第二焊盘的第二单端驱动器(例如，另一个DDR4或GDDR5顺从性驱动器)。在一个实施例中，双模收发机包括耦合到第一焊盘和第二焊盘的用于差分信号传输的差分驱动器(例如，具有高于16Gb/s的数据传输速度的差分驱动器)；以及用以启用用于差分预驱动器/驱动器的整个数据路径或将数据路径分成用于第一独立单端预驱动器/驱动器和第二独立单端预驱动器/驱动器的两个数据路径的逻辑单元。
[0044]图2示出了根据本公开内容的一个实施例的双模收发机102的框级架构200。应当指出的是，图2中具有与任何其它图中的元件相同的附图标记(或名称)的那些元件可以以类似于所描述的方式的任何方式来操作或运行，但不限于此。
[0045]在一个实施例中，架构200包括双模TX(发射机)201、双模RX(接收机)202、以及时钟单元。在一个实施例中，双模TX 201包括第一焊盘和第二焊盘、第一单端预驱动器/驱动器(例如，DDR4或GDDR5顺从性驱动器)、第二单端预驱动器/驱动器(例如，另一个DDR4或GDDR5顺从性驱动器)、差分预驱动器/驱动器(例如，高速低摆幅驱动器)、调节器、单端-至-差分1(S2D I)、均衡器复用器1(EQ MUX I)、逻辑1、串行化器1、S2D 2,EQ MUX 2、逻辑2、串行化器2、数据生成器1、数据生成器2、以及TX时钟(CLK)缓冲器。
[0046]在一个实施例中，双模收发机200包括:第一电源节点，其用以向该第一单端预驱动器/驱动器和第二单端预驱动器/驱动器提供第一电源Vddq(例如，1.2V或1.5V);以及第二电源节点，其用以向除了第一单端预驱动器/驱动器和第二单端预驱动器/驱动器以及差分驱动器之外的整个收发机提供第二电源Vcc(例如，IV)，其中，第一电源的电压电平(例如，针对DDR4的1.2V和针对GDDR5的1.5V)高于第二电源的电压电平(例如，IV)。
[0047]在一个实施例中，双模收发机200还包括调节器，所述调节器可以被配置为向差分驱动器电源节点(即，第三电源节点)Vs提供来自第二电源节点Vcc的经调节的电流，或提供来自第一电源Vddq的用于高电压容差的偏置电压VSSHI。在一个实施例中，双模收发机200根据均衡数据的逻辑电平再使用现有的逻辑控制，以便启用从第二电源Vcc到调节器输出Vs(其为差分驱动器电源节点)的电流路径。在这种实施例中，通过向差分驱动器电源Vs(在这里也被称为第三电源)注入数据依赖的电流来取消发射机摆幅控制调节器上的高频数据依赖的驱动器电流变化。此电流补偿方案可以容许去耦合电容器的尺寸降低。
[0048]在一个实施例中，当启用第一单端预驱动器/驱动器和第二单端预驱动器/驱动器时，禁用差分预驱动器/驱动器(即三态)。在这里，虚线信号路径是当启用第一单端预驱动器/驱动器和第二单端预驱动器/驱动器时的路径(即，第二模式信号路径)，而实线信号路径是当启用差分预驱动器/驱动器时的路径(即，第一模式信号路径)。在这种实施例中，第一单端预驱动器/驱动器和第二单端预驱动器/驱动器驱动第一焊盘和第二焊盘上的相应的信号OUTp和OUTn。在一个实施例中，当启用第一单端预驱动器/驱动器和第二单端预驱动器/驱动器时，来自数据生成器I的数据I和来自数据生成器2的数据2分别被提供作为第一单端预驱动器/驱动器和第二单端预驱动器/驱动器的输入。在一个实施例中，S2D UEQMUX 1、以及逻辑I将2-抽头预加强均衡(S卩，单个姿态光标(p0se-curs0r))应用于数据1，以便向第一单端预驱动器/驱动器提供DKnWPDKn-l)数据流，其中，‘η’是整数。在这种实施例中，S2D 2,EQ MUX 2、以及逻辑2将2-抽头预加强均衡(S卩，单个姿态光标)应用于数据2，以便向第二单端预驱动器/驱动器提供D2(nWPD2(n-l)数据流，其中，‘η’是整数。
[0049]在一个实施例中，当启用差分预驱动器/驱动器时，禁用第一单端预驱动器/驱动器和第二单端预驱动器/驱动器。在此实施例中，采用实线数据路径替代虚线信号路径。在这种实施例中，禁用数据生成器2，并且数据生成器I用于为S2D、EX MUX以及逻辑单元I和S2D、EX MUX以及逻辑单元2提供差分数据(DData)。在一个实施例中，由S2D UEX MUX I以及逻辑单元I和S2D 2,EX MUX