一种由sdh网络承载的rs-485半双工总线设备的制造方法
【技术领域】
[0001 ]本实用新型属于有线通信领域，尤其涉及一种由SDH网络承载的RS-485半双工总线设备。
【背景技术】
[0002]RS-485半双工总线业务为一主带多从的通信方式，主、从设备发送信息共用同一总线，因接口简捷、布线简单、抗干扰能力强、可实现最长上千米距离的通信、传输速率最高可达10Mbps，广泛应用于安防监控、智能交通、网络管理、工业自动化等数据通信领域。
[0003]而上世纪九十年代，随着信息高速公路的建设，高速率、大容量传输光纤网络得到了逐步应用，SDH因有一套业界统一的、标准的速率等级，采用的复用方式简化了信号的复接和分接，帧结构中安排了丰富的开销字节便于设备的管理，同时组网灵活、自愈抗毁性强，逐渐成为当时以及随后很长一段时间主流传输技术之一。SDH/MSTP技术对时分复用型业务具有较强的承载能力，可提供El接口接入TOH设备，目前已广泛应用于工农业、金融、军队、党政等领域的内部网络。虽然随着3G、4G技术的推广，运营商网络正由SDH体制向PTN等全分组交换体制转换，但这种转换是一个长期的过程，尤其是在部分专网领域，对复用统计效率、带宽资源的“柔性”要求不高，甚至更偏重采用“刚性”管道保证时延等指标的稳定、业务的物理隔离，同时也需保护已有投资，SDH技术仍将发挥重要作用，基于SDH传输网络的接入应用技术仍具有一定市场。
[0004]如何实现SDH网络和RS-485半双工总线业务的良好融合成为技术应用的一种需求。目前已有此类设备，可实现RS-485半双工总线业务至El接口的转换，多采用解析串行帧格式、存储转发的方式，因要实现数据的转发、本地数据的上传、部分下传数据的终结，需进行较繁琐的设置，知晓串行通信的格式，区分与主终端联接和从终端联接的情况。而部分应用中，出于可靠性考虑，一旦主终端损坏，可由某一个从终端根据一定策略自动变更为主终端，继续维持总线通信，这也要求提供总线与SDH对接功能的设备可自动、快速地实现与主、从终端联接的切换。
【发明内容】
[0005]为了克服上述现有技术的不足之处，本实用新型提供一种由SDH网络承载的RS-485 半双工总线设备，使用时 RS-485 半双工总线业务转 El 接口设备不用知晓串行通信格式、能自动适应与主从终端联接的缺陷，结合独特的共线处理门电路，从终端层面使得SDH传输层等效为直连电缆，拓展了RS-485半双工总线设备在专网领域的应用，降低了工程实施及维护管理的难度，实现了总线设备的可靠通信。
[0006]为实现上述目的，本实用新型采用如下技术方案:一种由SDH网络承载的RS-485半双工总线设备，包括电平转换模块、共线处理模块、数据采集模块、时隙交叉模块、CPU模块、时钟模块、El成帧器一、隔离变压器一、LIU—、El成帧器二、隔离变压器二和LIU 二，所述El成帧器一与LIU—合成为一块芯片，El成帧器二与LIU 二合成为一块芯片，其联接方式由芯片内部定义接口联接，所述LIU—通过同步四线接口与隔离变压器一联接，所述LIU二通过同步四线接口与隔离变压器二联接，所述CHJ模块通过地址数据总线与El成帧器一、El成帧器二及时隙交叉模块联接，并通过I/O接口与电平转换模块联接，所述时钟模块通过LVTTL电平信号与El成帧器一、El成帧器二、时隙交叉模块及数据采集模块连接，所述电平转换模块通过LVTTL电平单端接口与共线处理模块联接，该共线处理模块通过LVTTL串行接口与数据采集模块联接，时隙交叉模块通过TDMHff分别与数据采集模块、El成帧器一和El成帧器二联接。
[0007]在上述技术方案中，所述CPU模块包含型号AT91R40008-66AU的处理器和型号为SST39VF1601-70-41-EKE的FLASH。
[0008]在上述技术方案中，所述共线处理模块包含4片SN74AHC1G08DBV和I片CD4077BE。
[0009]在上述技术方案中，所述数据采集模块为型号为APA075-PQG208I的FPGA。
[0010]本实用新型的有益效果是:
[0011]1.不需区分主、从站模式，可自动适应与主终端和从终端的联接，从终端层面等效为直连电缆，降低了工程实施的难度，提高了维护保障的效率，减少了人力成本支出，扩展了RS-485半双工总线设备在专网等领域中的应用；
[0012]2.有别于已有存储转发机制的共线实现方式，只对数据进行采样缓存，实现了数据的真正跨网透传，不需识别终端设备串行格式、不需解析协议，使得设备能更好地匹配不同通信格式的终端。
【附图说明】
[0013]图1是本实用新型的结构示意图。
[0014]图2、图3是本实用新型的数据采集实现原理图。
[0015]图4是本实用新型的时隙交叉、El成帧的时序图。
[0016]图5是本实用新型的时钟同步关系不意图。
[0017]图6是本实用新型的半双工通信总线实现原理图。
[0018]图7是本实用新型的应用示意图。
【具体实施方式】
[0019]下面结合附图及具体实施例对本实用新型作进一步说明。
[0020]如图1所示的一种由SDH网络承载的RS-485半双工总线设备，包括电平转换模块、共线处理模块、数据采集模块、时隙交叉模块、CPU模块、时钟模块、El成帧器一、隔离变压器一、LIU —、EI成帧器二、隔离变压器二和LIU二，所述EI成帧器一与LIU—合成为一块芯片，El成帧器二与LIU二合成为一块芯片，其联接方式由芯片内部定义接口联接，所述LIU—通过同步四线接口与隔离变压器一联接，所述LIU 二通过同步四线接口与隔离变压器二联接，所述CHJ模块通过地址数据总线与El成帧器一、El成帧器二及时隙交叉模块联接，并通过I/O接口与电平转换模块联接，所述时钟模块通过LVTTL电平信号(时钟、帧同步)与El成帧器一、El成帧器二、时隙交叉模块及数据采集模块连接，所述电平转换模块通过LVTTL电平单端接口与共线处理模块联接，该共线处理模块通过LVTTL串行接口与数据采集模块联接，时隙交叉模块通过TDMHff分别与数据采集模块、El成帧器一和El成帧器二联接。
[0021]电平转换模块型号为MAX3491EESD，可实现RS-485电平与LVTTL/CM0S电平的转换，发送器具有使能控制，设备上电时可将发送器关闭，防止终端受乱码干扰；
[0022]在上述技术方案中，所述CPU模块包含型号AT91R40008-66AU的处理器和型号为SST39VF1601-70-41-EKE的FLASH，主要实现El成帧器及LIU、时隙交叉、电平转换模块控制.? 會 K;
[0023]共线处理模块包括4片型号为SN74AHC1G08DBV(R)的与门和I片型号为CD4077BE的同或门，共线处理模块还连接有拨码开关二；
[0024]在上述技术方案中，所述数据采集模块为型号为APA075-PQG208I的FPGA(时钟模块亦共用该FPGA)，可利用同步时钟完成时分复用总线与A端、B端数据的复用解复用；
[0025]时钟模块包含拨码开关一，时钟模块根据A端EI线路恢复时钟(拨码开关一为“0N”)或本地晶振(拨码开关一为“OFF”)产生时隙交叉、和El成帧器一、二及LIU—、二所需时序和数据采集的采样时钟。此外拨码开关二用于实现首端站(拨码开关二为“0N”)和尾端站(拨码开关二为“OFF1’ )的设置；
[0026]时隙交叉模块型号为ZL50012QCG1，完成同时含A端和B端数据的总线与只含A端数据的总线、只含B端数据的总线之间的64K颗粒度时分复用交叉；
[0027]El成帧器+LIU —、二型号为CP5021G-B2，完成2路El信号的成帧、解帧、编解码、线路时钟恢复等功能；
[0028]隔离变压器一、二型号为53T-122HACNL，完成信号隔离、改善传输信号质量等功會K;
[0029]图2和图3为数据采集的实现原理示意图，由FPGA实现。如图2，时隙交叉模块至共线处理模块方向，同步于I3DH系统时钟的2.048MHz时钟和8KHz的帧同步信号产生RAM的写地址(8位地址，每一个时钟周期地址加I;帧头位置时，最高位地址在“O”、“I”之间变更，其余地址为“O” )、写使能信号，2.048MHz时钟作为RAM的写时钟，TDM总线数据转成并行数据进入RAM，此时A端口数据占用总线时隙的TSI?TS5，B端口数据占用总线时隙的TS6?TS1，A端数据存于RAM中地址为“X0000000?X0000100”(二进制)的位置，B端数据存于RAM中地址为“X0000101?X0001001”(二进制)的位置;根据2.0481取时钟和81(取的帧同步信号产生1?舰读地址(8位地址，每一个时钟周期地址加I;帧头位置时，最高位地址在“O”、“I”之间变更，其余地址为“O”)、读使能信号，2.048MHz时钟作为RAM读时钟，分别从RAM中地址为“X0000000?X0000100”(二进制)、“X0000101?X0001001”(二进制)的位置读出A端数据和B端数据输出到