专利名称：六层电路板的制作方法
技术领域：
本实用新型涉及一种六层电路板，特别是涉及一种能达到电路板内外层阻抗匹配，以降低高速信号反射及电磁干扰之电路板。
以往板厚为1.2mm的六层电路板其各层之排列方式是如
图1所示，该电路板的第一、三、四及六层为讯号走线层S1、S2、S3及S4，第二层为接地层GND及第五层为电源层PWR，其中，该第一层及第六层面向空气介质的一面是用於布设电子零件10，该第三层与第四层之间压合有一8mil厚的第一绝缘层20，该第三层与第二层及第四层与第五层之间分别压合有一6mil厚的第二绝缘层21，且该第二层与第一层及第五层与第六层之间分别压合有一8mil厚的第三绝缘层22，该第一绝缘层20与第三绝缘层22的材质目前在业界系为聚酯胶片成型，该第二绝缘层21的材质则为一纸质、玻璃纤维之类的基材。在实际布线(Layout)时，常会有讯号线要穿层的需要，而如上述各层板间压合後的结构，会使得第一层板S1对第二层板GND的阻抗值Rs1和第六层板S4对第五层板PWR的阻抗值Rs4皆为71欧姆，第三层板S2对第二层板GND及第五层板PWR的阻抗值Rs2、第四层板S3对第二层板GND及第五层板PWR之阻抗值Rs3则为46欧姆。使以往电路板的压合构造有下列缺点(1)高速信号反射严重当电路板在走高速讯号时，其传输线路的阻抗值设计，亦就是层与层之间的阻抗值，依照英特尔(Intel)所设定的规格理论值，应在55Ω±10％最好，也就是在49.5Ω-60.5Ω之间，由此我们可以看出，若吾人定义第一层板及第六层板为外层板，且第三层板及第四层板为内层板时，则第一层板(外层板)S1及第六层板(外层板)S4的阻抗值Rs1及Rs4分别与第三层板(内层板)S2及第四层板(内层板)S3的阻抗值Rs2及Rs3相差25欧姆，而此一内外层板阻抗之差距会造成阻抗差距过大而造成阻抗不匹配的状况，以致在实际的布线(layout)过程中，当一高速讯号在此一电路板中传输时，该高速讯号从外层，(如第一层或第六层)穿层至内层(如第三层板或第四层板)时，会因阻抗差距过大而导致高速讯号的讯号反射，在这里我们可以算出该高速讯号的反射系数系为ρ=Zl-ZoZl+Zo=Rs1-Rs2Rs1+Rs2=0.21;]]>此当高速讯号穿层时反射严重，进而导致波形严重变差，造成信号品质不良。依照上述高速线路设计要求的阻抗亦皆超出了此一范围，实不适於走高速讯号。
(2)磁通抵消变差因为该高速讯号的反射会产生驻波，且该驻波会使高速讯号的电磁波辐射增强，使其磁通抵消作用变差，而造成过高的电磁波干扰。
本实用新型的目的是提供一种六层电路板的压合方法及其成品，其主要是改变各绝缘层间的板厚，以达到降低高速讯号反射及电磁波干扰的效果。
本实用新型系涉及一种六层电路板，该电路板的板厚为1.2mm，电路板的第一、三、四及第六层为讯号走线层，第二层为接地层且该第五层为电源层，在该第三层与第四层之间压合有一第一绝缘层，在第三层与第二层及第四层与第五层之间分别压合有一第二绝缘层，在第二层与第一层及第五层与第六层之间分别压合有一第三绝缘层，其特徵在於所述第一绝缘层的厚度在15.2-16.8mil之间；所述第二绝缘层厚度在5.7-6.3mil之间；及所述第三绝缘层厚度在4.175-4.725mil之间。
本发明的六层电路板，通过改变各所述绝缘层的厚度，使得电路板之内外层间的阻抗能匹配，以降低传输讯号之讯号反射及电磁波干扰，从而能符合高速讯号传输的需求。
以下结合附图及实施例对本实用新型六层电路板进行详细说明，附图中图1是以往六层电路板之各层板间的压合及相对厚度示意图。
图2是本实用新型较佳实施例其各层板间的压合及相对厚度示意图。
图3是本实用新型较佳实施例的部分放大示意图。
图4是本实用新型较佳实施例的另一部分放大示意图。
请参考图2所示，本较佳实施例系为一板厚1.2mm的六层电路板，其中该电路板的第一、三、四及六层为讯号走线层S5、S6、S7及S8，第二层为接地层GND，而第五层则为电源层PWR。该电路板第一层S5以及第六层S8面向空气介质的一面可布设有电子零件30。
其中，该电路板的第三层S6与第四层S7之间压合有一第一绝缘层30，第三层S6与第二层GND及第四层S7与第五层PWR之间压合有一第二绝缘层31，且第二层GND与第一层S5及第五层PWR与第六层S8之间压合有一第三绝缘层32，我们设定第一层S5对第二层GND的阻抗值为Rs5、第六层S8对第五层PWR的阻抗值为Rs8，第三层S6对第二层GND以及第三层S6对第五层PWR的阻抗值皆为Rs6，第四层S7对第二层GND以及第四层S7对第五层板PWR的阻抗值为Rs7。为达到阻抗匹配的目的，可借助下列的公式，约略算出各绝缘层的厚度。公式一(外层阻抗Rs5及Rs8的计算公式)Zo1=87ER+1.411n{5.98H0.8W+T}]]>其中，如图3所示，ER=4.5，是为介电常数H，系为介电厚度，亦即第一层与第二层间，第五层与第六层间的第三绝缘层32的厚度；W=6mil，为走线的线宽；T=1.4mil，为走线的厚度；公式二(为内层阻抗Rs6及Rs7的计算公式)Zo2=[1-(A4(A+D+T))]ER1n{1.9(2A+T)0.8W+T}]]>其中，请参考图4,ER=4.5，是为介电常数；A，是为介电厚度，亦即第三层S6与接地层GND之间及第四层S7与电源层PWR之间的第二绝缘层31厚度；D，是为介电厚度，亦即第三层S6与第四层S3之间的第一绝缘层30厚度；W=6mil，为走线的线宽；T=1.4，为走线的厚度；首先，Zo1及Zo2的值必须落在49.5Ω-60.5Ω之间才能符合设计要求，所以可先从公式一中，分别代入Zo1=49.5Ω及Zo1=60.5Ω，求得H的值是介於一范围中，如5.5mil-6.0mil；又如图2所示，我们知道各层的板厚分别为第一层S5=0.7mil、第二层GND=1.4mil、第三层S6=1.4mil、第四层S7=1.4mil、第五层PWR=1.4mil及第六层S8=0.7mil，可求得加成的板厚和为7mil，因为电路板之总板厚为1.2mm=48mil，故可得出绝缘层的总厚度2H+2A+D=48mil-7mil=41mil2A+D=41mil-2H，即2A+D=30mil-31mil之间，继而在公式二中，分别代入一A及D的值计算出Zo2，并比较Zo1与Zo2两者数值的差距，及两者是否皆落在55±10％Ω(49.5Ω-60.5Ω)之间，再依此分别调整H、A及D的数值，再代入公式一及公式二中计算出另一Zo1及Zo2值，再相互比较；利用如此反覆试误(Try and Error)的方法，来调整H、A及D的厚度大小，即能求出Zo1与Zo2最接近的值，使两者的值皆在55±10％Ω(49.5Ω-60.5Ω)之间，且H、A及D的最适当厚度因而确定，使得2H+2A+D+各层板厚(7MIL)=电路板的板厚=1.2mm。
借助上述的公式及求解过程，再经测试找出最佳值，可求得当H=4.5mil，A=6mil及D=16mil时，Zo1=55Ω,Zo2=56Ω，两数值皆在55±10％Ω(49.5Ω-60.5Ω)之内，而且2H+2A+D+各层板厚和(7mil)=电路板板厚(48mil，即1.2mm)，内外层阻抗值相差甚少，故达到阻抗匹配，因此，根据上述求得的结果可得第一绝缘层的厚度30为D=16mil、第二绝缘层31的厚度为A=6mil、第三绝缘层32的厚度为H=4.5mil。
借助上述构造，本实用新型可达到的实用功效如下(1)降低高速讯号的反射当高速讯号在此电路板中传输时，因内外层阻抗匹配，该高速讯号的讯号反射量(驻波)大幅减少，且符合英特尔Intel所设定层与层之间的阻抗值规格在55Ω±10％之规格理论值，讯号品质大大改善。
(2)磁通抵消变佳由於讯号反射量变小，自然降低了电磁波的干扰。
(3)在电路布线(Lay 0ut)时，虽然走线穿至不同层，由於压以控制，所以不需改变线宽，而仍可达到阻抗控制的优点，可达到布线lay out的时效性。
权利要求1．一种六层电路板成品，板厚为1.2mm，电路板的第一、三、四及六层为讯号走线层，第二层为接地层，第五层为电源层，且该电路板之第三层与第四层之间夹设有一第一绝缘层，该电路板之第三层与第二层之间及第四层与第五层之间分别夹设有一第二绝缘层，及该电路板之第二层与第一层之间及第五层与第六层之间分别夹设有一第三绝缘层；其特徵在于所述第一绝缘层的厚度在15.2-16.8mil之间；所述第二绝缘层厚度在5.7-6.3mil之间；及所述第三绝缘层厚度在4.175-4.725mil之间。
2．如权利要求1所述的六层电路板成品，其特徵在于其中该第一绝缘层与第三绝缘层是使用聚酯胶片(prepreg)。
3．如权利要求1或2所述的六层电路板成品，其特徵在于其中该第二绝缘层为基材(core)。
4．如权利要求1或2所述的六层电路板成品，其特徵在于其中，第一绝缘层的厚度为16mil。
5．如权利要求1或3所述的六层电路板成品，其特徵在于其中，该第二绝缘层之厚度为6mil。
6．如权利要求1或2所述的六层电路板成品，其特徵在于其中，该第三绝缘层为4.5mil。
专利摘要一种六层电路板,板厚为1.2mm,第一、三、四及六层为讯号走线层,第二层为接地层且第五层为电源层,第三、第四层之间压合有厚度在15.2—16.8mil之间的第一绝缘层,在第三、第二层及第四、第五层之间分别压合有厚度为5.7—6.3mil的第二绝缘层,在第二、第一层及第五、第六层之间分别有厚度为4.175—4.725mil的第三绝缘层,通过压合不同厚度的绝缘层;使得电路板内外层间的阻抗能匹配,以降低传输讯号之讯号反射及电磁波的干扰。
文档编号H05K3/46GK2449446SQ00248340
公开日2001年9月19日 申请日期2000年9月15日 优先权日2000年9月15日
发明者郑裕强 申请人:神达电脑股份有限公司