高效嵌入技术的制作方法
【专利摘要】本发明涉及高效嵌入技术。器件和技术的代表性的实现过程提供了改进的到被部署在多层印刷电路板（PCB）的层内的诸如芯片小片之类的组件的电接入。一个或多个绝缘层可以安置在容纳该组件的间隔物层的任一侧上。该绝缘层可以具有被策略性地安置以在该组件和该PCB的传导层之间提供电连接的孔隙。
【专利说明】高效嵌入技术
【技术领域】
[0001]本发明涉及高效嵌入技术。
【技术领域】
[0002]根据本发明的一个方面，提供了一种多层层压的印刷电路板(PCB)，其包括:第一和第二传导层；第一和第二电介质层,其被部署在所述第一和第二传导层之间,所述第一和第二电介质层的至少一个具有一个或多个预先形成的孔隙；间隔物层，其被部署在所述第一和第二电介质层之间，所述间隔物层具有一个或多个预先形成的孔隙；以及一个或多个电组件，其被部署在所述间隔物层的所述一个或多个预先形成的孔隙内，并且经由所述第一和第二电介质层的至少一个的所述一个或多个预先形成的孔隙来电耦合到所述第一和第二传导层的至少一个的一部分。
[0003]根据本发明的另一个方面，提供了一种方法，其包括:形成第一电介质膜和第二电介质膜，所述第一和第二电介质膜的至少一个具有一个或多个孔隙；用粘合剂涂敷所述第一电介质膜，所述粘合剂填充所述第一电介质膜中的任何孔隙；将所述第一电介质膜钉到第一传导薄片上；形成具有一个或多个孔隙的间隔物；将所述间隔物钉到所述第一电介质膜；将一个或多个电组件粘接到所述间隔物中的所述一个或多个孔隙中；用所述粘合剂涂敷所述第二电介质膜，所述粘合剂填充所述第二电介质膜中的任何孔隙；将所述第二电介质膜钉到所述电介质间隔物；将第二传导薄片钉到所述第二电介质膜上；以及将所述第一传导薄片、所述第一电介质膜、所述间隔物、所述一个或多个电组件、所述第二电介质膜、和所述第二传导薄片层压，以形成层压结构。
[0004]根据本发明的还有另一个方面，提供了一种方法，其包括:将第一组的一个或多个形状沉积到第一传导层的表面上；围绕所述第一组的一个或多个形状将第一层电介质材料沉积到所述第一传导层上；将具有一个或多个孔隙的间隔物层沉积到所述电介质材料和所述一个或多个形状上；和将所述一个或多个电组件放到所述间隔物层中的所述一个或多个孔隙中，基于所述第一组的一个或多个形状，所述一个或多个电组件被布置以经由在所述第一层电介质材料中形成的一个或多个孔隙来电耦合到所述第一传导层的一部分。
【背景技术】
[0005]过去几年半导体技术的发展已经允许保持品质因数(FoM)和电路效率，或者甚至在一些改进的情形中，随着半导体器件的尺寸不断地收缩。一种使用收缩的形状因子的现代半导体技术是嵌入的管芯技术。集成电路(IC)芯片管芯可以例如安置在印刷电路板(PCB)的核心层内，或者例如在多层电路板的层之间。这个技术为其它电路组件腾出PCB层表面上的表面区域。在一些情况下，多个芯片小片可以安置在多层PCB的不同的层或层组内。
[0006]嵌入组件和PCB的外层之间的电连接有时通过钻通层压层达成，从而在将该组件灌封在该层内后，创建到该组件的接触。在一些情况下，激光被用于去除该层的有机/有机玻璃混合物或无机衬底。然而，这些技术对于一些嵌入组件也可以是过于侵略性的或侵入的。例如，该钻孔技术可以创建较不精确的连接通道，并且可以引起关于一些嵌入组件的损害或可靠性问题。
【专利附图】
【附图说明】
[0007]参考附图阐述详细说明。图中，参考数字的最左侧的(多个)位识别参考数字首先出现在其中的图。不同图中使用相同参考数字指示类似的或者相同的项。
[0008]为了该讨论，在图中所图示的器件和系统被示出为具有多个组件。如于此所描述的那样的器件和/或者系统的各种实施可以包括更少的组件，并且保持在本公开的范围之内。可替换地，器件和/或者系统的其它实施可以包括附加的组件，或者所描述的组件的各种组合，并且保持在本公开的范围之内。
[0009]图1是根据例子的包括嵌入电路组件的多层PCB布置的横截面剖视图。
[0010]图2A和2B是例如图1的PCB层的透视图。图2A示出了两个示例电介质层并且图2B示出了已经将粘合剂应用到电介质层后的该电介质层。
[0011]图3A是根据实现过程的已经被钉到传导层的一个图2B的该PCB层的透视图。
[0012]图3B是根据实现过程添加了被钉到该电介质层的间隔层的图3A的例子PCB组件的透视图。
[0013]图4A是根据实现过程示出被粘接到该间隔物层的孔隙中的示例电组件的图3B的PCB组件的透视图。
[0014]图4B是根据实现过程示出被钉到该间隔物/组件层的第二电介质层的图4A的示例PCB组件的透视图。
[0015]图5A是根据实现过程的示出被钉到第二电介质层的第二传导层的图4B的该PCB组件的透视图。
[0016]图5B是根据实现过程创建电路路径并暴露于粘合剂的第一次刻蚀的图5A的示例PCB组件的透视图。
[0017]图6A是根据实现过程示出去除过量粘合剂之后的电路路径的图5B的该PCB组件的透视图。
[0018]图6B是根据实现过程示出用电镀和刻蚀工艺的该多层PCB的上面的图6A的示例PCB组件的透视图。
[0019]图7是根据实现过程说明用于改进到被部署在多层PCB的层内的诸如芯片小片的组件的电接入的示例工艺的流程图。
[0020]图8A是根据另一个实现过程的为第一传导层的图1的一个PCB层的透视图。
[0021]图SB是根据该实现过程添加了一组传导层的形状的图8A的传导层的透视图。
[0022]图9A是根据实现过程添加了沉积的电介质层的图SB的该示例PCB组件的透视图。
[0023]图9B是根据实现过程添加了被钉到该电介质层的间隔层的图9A的示例PCB组件的透视图。
[0024]图1OA是根据实现过程示出被粘接到该间隔物层的孔隙中的示例电组件的图9B的PCB组件的透视图。[0025]图1OB是根据实现过程示出被增加到该间隔物/组件层的第二组形状的图1OA的示例PCB组件的透视图。
[0026]图1lA是根据实现过程示出围绕第二组形状的被沉积到该间隔物层的第二电介质层的图1OB的PCB组件的透视图。
[0027]图1lB是根据实现过程示出被钉到第二电介质层的第二传导层的图1lA的PCB组件的透视图。
[0028]图12A是根据实现过程创建电路路径并暴露于该形状的第一次刻蚀的图1lB的示例PCB组件的透视图。
[0029]图12B是根据实现过程示出被去除的形状的在第一侧面上和所得到的孔隙上的图12A的PCB的组件的透视图。
[0030]图13A是根据实现过程示出用所去除的形状的第二侧面和所得到的孔隙上的图12A的PCB组件的透视图。
[0031]图13B是根据实现过程示出用电镀和第二刻蚀工艺的该多层PCB的第一侧面的图12B的示例PCB组件的透视图。
[0032]图14A是根据实现过程示出用电镀和第二刻蚀工艺的该多层PCB的第二侧面的图13A的示例PCB组件的透视图。
[0033]图14B是根据实现过程示出该多层PCB的第一侧面的图13B的示例PCB组件的透视图。
[0034]图15是根据另一个实现过程说明用于改进到被部署在多层PCB的层内的诸如芯片小片的组件的电学接入的例子处理的流程图。
[0035]图16是根据实现过程说明用于继续图15的工艺的第一示例工艺的流程图。
[0036]图17是根据另一个实现过程说明用于继续图15的工艺的第二示例工艺的流程图。
【具体实施方式】
[0037]概述
器件和技术的代表性的实现过程提供了到被部署在多层印刷电路板(PCB)的层内的诸如例如芯片小片的组件的改进的电接入。在例子中，一个或多个绝缘层可以安置在容纳该组件的间隔物层的任一侧上。该绝缘层可以具有被策略性地安置的孔隙，来在该组件和该PCB的传导层之间提供电连接性。例如，在实现过程中，该传导层可以被安置作为多层PCB的外层。
[0038]在实现过程中，该间隔物层可以包括布置来夹持该组件的预先形成的孔隙。该组件可以被部署在该间隔物层的预先形成的孔隙内，并且经由该绝缘层的其他预先形成的孔隙来电耦合到一个或多个传导层的部分。例如，该绝缘层可以被形成具有孔隙，该孔隙被布置来提供从该(多个)嵌入组件到该(多个)传导层的通道。
[0039]在一些实现过程中，该多层PCB可以通过连续建立技术来形成，其包括将层的序列一个添加到另一个上的工艺。在实现过程中，该多层PCB的层被对称地布置在该间隔物层和该(多个)嵌入组件的任一侧上。
[0040]关于电组件和电子组件和变化的载体来讨论各种实现过程和布置。尽管提到具体的组件(即，集成电路芯片小片、电阻器、电容器、电感器、扼流圈等等)，但是这不意图是限制性的，而是为了讨论的容易和图示便利。关于芯片管芯讨论的该技术和器件适用于任何类型或数目的电学组件(例如，传感器、晶体管、二极管等等)、电路(例如，集成电路、模拟电路、数字电路、混合电路、ASICS、储存器件、处理器等等)、组件组、封装组件、结构等等，其可以被完全或部分地嵌入诸如分层印刷电路板(PCB)的载体内。附加地，关于印刷电路板(PCB)讨论的该技术和器件适用于其他类型的载体(例如，板、芯片、晶片、衬底、封装、容器、罐、模块等等)，该芯片管芯可以被完全或部分地安装在该载体上或内。
[0041]下面通过使用多个例子更详细地解释实现过程。尽管这里和下面讨论各种实现过程和例子，但是通过组合单独的实现过程和例子的特征和元件，另外的实现过程和例子是可能的。
[0042]示例多层PCB
图1是包括示例嵌入的电路组件102的示例多层PCB布置100的横截面剖视图。在各种实现过程中，该PCB布置100可以包括一个或多个组件102。
[0043]该布置100表示了示例环境，借此可以应用在本文中讨论的该技术和器件。例如，该组件102表示可以安置在(例如，部分地或完全地嵌入等等)PCB布置100的层内的任何及全部的电器件。在本文中关于该布置100描述的技术、组件、和器件被限制于图1至6和8至14中的图示，并且可以在不偏离本公开的范围的情况下，被应用于包括其他电组件的其他设计、类型、布置、和构造。在一些情况下，替换的组件可以被用于实现本文中所述的技术。在各种实现过程中，该布置100可以是单独的模块，或者其可以是系统、组件、结构等等的一部分。在实现过程中，该PCB布置100包括多个层(例如，层104、106、108、110、和112)。在各种实现过程中，如在图1至6和8至14中所示的那样，该PCB布置100可以具有一个、两个、或三个层，或者其可以包括五个或更多个层或层组。在一些实现过程中，该布置100可以具有比在图1至6和8至14中所示的更少或更多数目的层。
[0044]在一个实现过程中，该PCB布置100包括第一传导层104和第二传导层112。在一些实现过程中，第一和第二传导层104和112包括传导材料或具有形成在其上的传导轨道的绝缘材料。例如，第一和第二传导层104和112可以是刻蚀的铜等等。在一个实现过程中，例如，第一和第二传导层104和112由诸如金或铜薄片之类的金属箔组成。
[0045]在实现过程中，该PCB布置100包括被部署在该第一和第二传导层104和112之间的第一电介质层106和第二电介质层110。在一些实现过程中，该第一和第二电介质层106和110的至少一个具有一个或多个孔隙。例如，在一个实现过程中，预先形成该孔隙。换句话说，在该PCB布置100的组装之前，在该第一和第二电介质层106和110内形成该孔隙。在另一个实现过程中，随着该第一和第二电介质层106和110被形成，形成该空隙。在另外的实现过程中，随着该PCB布置100被形成或组装，形成该孔隙。下面进一步讨论各种这样的实现过程。
[0046]在实现过程中，该PCB布置100包括被部署在该第一和第二电介质层106和110之间的间隔物层108。在实现过程中，该间隔物层具有一个或多个孔隙。例如，在一个实现过程中，预先形成该孔隙。换句话说，在该PCB布置100的组装之前，在该间隔物层108内形成该孔隙。在另一个实现过程中，随着该间隔物层108被形成，形成该孔隙。在另外的实现过程中，随着该PCB布置100被形成或组装，形成该孔隙。下面进一步讨论各种这样的实现过程。
[0047]在各种实现过程中，该间隔物层108的孔隙的数目和尺寸取决于将被嵌入该PCB布置100内的该(多个)组件102的数目和尺寸。例如，可以在该间隔物层内形成孔隙，从而适应该组件102的尺寸和形状。附加地，该间隔物层108的厚度可以被布置为基本上类似于该(多个)组件102的厚度。例如，与该(多个)组件102相组合的该间隔物层108可以在该侧面/表面的一个或两者上形成基本上平面的表面。
[0048]例如，一对外层(B卩，第一和第二传导层104和112)、一对内层(B卩，第一和第二电介质层106和110)和间隔物层108可以包括层组。在实现过程中，该PCB布置100可以关于该间隔物层108对称。例如，如图1中所图示的那样，在该间隔物层108的一侧上的层的数目和类型可以类似于或基本上相同于在该间隔物层108的另一侧上的层的数目和类型。在其他实现过程中，该PCB布置100可以包括处于层或层组之间的一个或多个附加层，诸如例如绝缘层。
[0049]在各种实现过程中，如图1至6和8至14中所示，电组件102(诸如例如一个或多个IC芯片小片)安置在该布置100的层之间，并且可以被嵌入层内，诸如该间隔物层108。在各种实现过程中，如上面所讨论的那样，该组件102可以包括诸如集成电路(IC)芯片小片、晶体管、二极管、半导体器件、电阻器、电感器、电容器等等的组件。
[0050]在一个实现过程中，该组件102完全安置在该PCB布置100的层内。在替换的实现过程中，一个或多个该组件102部分安置在该PCB布置100的层内。例如，组件102的一个或多个表面可以被暴露或延伸在PCB布置100的层外，而该组件102部分地安置在该层内。图1至6和8至14中示出一个嵌入的组件102用于图示。在各种实现过程中，PCB布置100可以具有任何数目的部分或完全嵌入的组件102。
[0051]在实现过程中，该一个或多个电组件102被部署在该间隔物层108的一个或多个预先形成的孔隙内。例如，该间隔物层108的孔隙可以被设计、形成、切割、或以其它方式布置为配合该一个或多个电组件102的尺寸和形状。
[0052]在实现过程中，该组件102通过该第一电介质层106或第二电介质层110或两个层106、110的一个或多个预先形成的孔隙来电耦合到第一传导层104或第二传导层112(或层104、112两者)的至少一部分。例如，该第一和第二电介质层106和110中的孔隙被布置为用于从该外层104、112到该(多个)组件102的连接的通道。在各种实现过程中，可以在该第一和第二电介质层106和110中的孔隙的通道内形成传导轨道，在这里该传导轨道将该外层104、112耦合到该(多个)组件102上的接触点。
[0053]在各种实现过程中，该第一和第二电介质层106和110中的该孔隙被布置为提供由该(多个)组件102使用的到该PCB布置100的任何层的全部连接通道，而不钻通或打通(drill through)该层，以连接到(多个)嵌入的组件102。
[0054]在替换的实现过程中，该PCB布置100包括打通每一层(例如，层104、106、108、110、和112)并且用传导材料电镀的一个或多个通孔114。在该实现过程中，该通孔114将被安装到该PCB布置110的一个层的组件与被安装到另一个层的组件耦合。在各种实现过程中，该通孔114可以是延伸穿过该PCB布置100的全部层的全局通孔，或者其可以是延伸穿过一个或多个层而没有完全穿过该PCB布置100的全部层的盲通孔。
[0055]在实现过程中，如上面所讨论的那样，通过使用连续建立技术来形成该多层PCB布置100，如下面进一步讨论的那样，该技术包括增加层的序列。在实现过程中，该序列中的一个或多个层(诸如例如第一和第二电介质层106和110)具有预先形成的孔隙，以形成用于到该(多个)嵌入的组件102的电接触的接入通道。
[0056]针对PCB布置100的不同配置有不同的实现过程是可能的。在替换的实现过程中，该布置100的各种其他组合和设计也在本公开的范围内。该变化可以具有比图1至6和8至14中所示的例子中所图示的更少的元件，或者其可以具有比所示的那些更多的元件或替换的元件。
[0057]代表性的工艺
图7和15图示了根据各种实现过程的用于改进到安置在载体(诸如例如PCB布置100)内的嵌入电组件(诸如例如组件102)的电接入的代表性的工艺700和1500。在替换的实现过程中，该PCB布置可以具有任何数目的层。在一些实现过程中，该(多个)组件可以被部分地或完全地嵌入该PCB布置的层内。
[0058]在示例实现过程中，该工艺700和1500可以通过使用连续建立技术来导致对称的分层结构。这个相对廉价且灵活的技术能够产生任何所期望的尺寸和形状的孔隙和变化重量(即，轨道厚度)的传导电路通道。在各种实现过程中，该工艺700和1500可以被用在小范围或大范围上，以将单个电路布置制造到每面板具有多个电路的面板。
[0059]图7图示了第一代表性的工艺700。参考图1至6描述该工艺700。描述工艺的顺序不意图被理解为限制，并且任意数目的所述的工艺区块能够以任何顺序组合来实现该工艺或者替换的工艺。附加地，可以从工艺中删除单独区块，而不偏离这里所述的主题的精神和范围。此外，该工艺能够以任何合适的材料或其组合实现，而不偏离这里所述的主题的范围。
[0060]在区块702,该工艺包括形成第一电介质膜(诸如例如电介质层106)和第二电介质膜(诸如例如电介质层110)。在实现过程中，该第一和第二电介质膜的至少一个具有一个或多个孔隙(诸如例如图2A中的孔隙202)。在各种实现过程中，该第一电介质膜和/或该第二电介质膜可以包括诸如聚酰亚胺、环氧树脂、增强环氧树脂、双马来酰亚胺、聚四氟乙烯(PTFE)等等的材料。
[0061]在区块704，该工艺包括用粘合剂(诸如例如图2A中的粘合剂204)涂敷该第一电介质膜。在一个实现过程中，如图2B中所示的那样，第一和第二电介质膜两个都用粘合剂涂敷。在实现过程中，涂敷该(多个)电介质膜，使得该粘合剂填充该第一(或第二)电介质膜中的任何孔隙。例如，该工艺可以包括用粘合剂将该第一电介质膜和第二电介质膜的全部表面完全涂敷，在这里该粘合剂包括下列的一种:环氧树脂、丙烯酸盐、热固树脂、有机硅聚合物(silicone polymer)、娃树脂、或类似的粘合剂。在一个实现过程中,光敏引发剂被并入在粘合剂中，并且被布置为阻隔该粘合剂的热诱导交联(cross linking)，在这里该粘合剂已经暴露于紫外(UV)光下。
[0062]例如，在区块706，如图3A中所示的那样，该工艺包括将该第一电介质膜钉(tack)到第一传导薄片(诸如例如传导层104)上。钉包括例如通过使用压力或压力和加热来将一个或多个层一起暂时粘接在若干区域中，以及在组装期间将层保持对准的类似技术。钉可以被用于在将该层层压到该结构中之前保持层压结构的层。
[0063]在区块708，该工艺包括形成具有一个或多个孔隙(诸如例如图3B中的孔隙302)的间隔物(诸如例如间隔物层108)。在例子中，该间隔物可以由电介质材料等等构造。在替换的实现过程中，该间隔物可以包括金属成份等等。在实现过程中，该间隔物可以具有与将嵌入的组件基本上相同的厚度，使得当添加该组件时，该层在该组装内是平面的。例如，在区块710，如图3B中所示，该工艺包括将该间隔物钉到该第一电介质膜。
[0064]例如，在区块712，如图4A中所示，该工艺包括将一个或多个电组件(诸如例如组件102)粘接到在该间隔物中的一个或多个孔隙中。如上所述，该工艺可以包括布置该间隔物和该一个或多个电组件，以形成基本上平面的表面。这可以包括形成具有预先确定的厚度并有预先确定尺寸和形状的一个或多个孔隙的该间隔物。
[0065]如果在先前还没有发生，那么在区块714，该工艺包括用该粘合剂涂敷第二电介质膜。如上，在实现过程中，该粘合剂填充该第二电介质膜中的任何孔隙。例如，在区块716，如图4B中所示，该工艺包括将第二电介质膜钉到该电介质间隔物。在区块718，该工艺包括将第二传导薄片(诸如例如传导层112)钉到该第二电介质膜上。
[0066]在区块720,该工艺包括层压该第一传导薄片、第一电介质膜、该间隔物、该一个或更多电组件、该第二电介质膜、和该第二传导薄片叠层，以形成层压结构(诸如例如如图5B中所示的层压结构502)。在实现过程中，该工艺包括增加粘合剂的流动性以及当层压时使该粘合剂流入该层压结构的空隙中。例如，这可以通过使用压力或压力和真空的组合等等来完成。
[0067]在实现过程中，如图5B中所示，该工艺包括刻蚀该层压结构的一个或多个外表面，以在该一个或多个外表面上形成电路通道。该刻蚀工艺也可以打开到被粘接到该间隔物中的(多个)孔隙中的该一个或多个电组件的接触区域，和/或将该粘合剂暴露在该孔隙内。
[0068]在一个实现过程中，该工艺包括从在该第一和/或第二电介质膜中的任何和/或全部孔隙去除该粘合剂。这在图6A中被图示。在另一个实现过程中，该工艺包括电镀该层压结构的一个或多个外表面，以形成从至少该第一或第二传导薄片的一个或多个部分到该一个或多个电组件的接触路径。在实现过程中，可以使用化学电镀。此外，可以通过使用例如电解电镀和刻蚀的组合来增强该接触路径，以创建所期望的厚度和所期望的路径布局。如图6B中所示，一旦完成接触，最终得到的组件就是PCB布置等等。
[0069]在一个实现过程中，该工艺包括将一个或多个通孔(诸如例如通孔114)打通该层压结构并且电镀该通孔，以电耦合该层压结构的一个或多个节点。例如，一些组件可以被安装到该PCB布置的一个或多个外层。例如，这些组件可以通过使用通孔来电耦合。在实现过程中，例如，该通孔电耦合到在该外层上形成的传导接触路径。该组件可以电耦合到其各自层上的接触路径。
[0070]图15图示了根据各种实现过程的用于改进到安置在载体(诸如例如PCB布置100)内的嵌入电组件(诸如例如组件102)的电接入的第二代表性的工艺1500。参考图1和8至14描述该工艺1500。工艺被描述的顺序不意图被理解为限制性的，并且若干所述的工艺区块能够以任何顺序组合，以实现该工艺或者替换的工艺。附加地，可以从工艺中删除单独区块，而不偏离这里所述的主题的精神和范围。此外，该工艺能够以任何合适的材料或其组合实现，而不偏离这里所述的主题的范围。
[0071]在区块1502，该工艺包括将第一组的一个或多个形状(诸如例如如图8B中所示的形状802)沉积到第一传导层(诸如例如传导层104)的表面上。在各种实现过程中，该第一传导层的表面可以被预处理，以创建粗糙表面。例如，这能够具有改进聚合物到该粗糙表面的粘合性的益处。
[0072]例如，在区块1504，如图9A中所示，该工艺包括围绕第一组一个或多个形状来将第一层电介质材料(诸如例如电介质层106)沉积到该第一传导层的表面上。在一个实现过程中，该形状是一种用来在第一层电介质材料中形成孔隙的类型的塑模。当该电介质材料固化时，该形状可以移除以露出该孔隙。例如，该孔隙可以用作针对嵌入组件的接触通道。
[0073]例如，在区块1506，如图9B中所示，该工艺包括将具有一个或多个孔隙的间隔物层(诸如例如间隔物层108)沉积到该电介质材料和该一个或多个形状上。在实现过程中，该间隔物可以通过沉积电介质材料的层来形成。在替换的实现过程中，可以使用其他材料。在各种实现过程中，可以在这个阶段组装之前，预先形成包括该孔隙的该间隔物层。在实现过程中，该间隔物可以具有与将嵌入的组件基本上相同的厚度，使得当添加该组件时，该层在该组装内是平面的。
[0074]在区块1508，如图1OA中所示，该工艺包括将一个或多个电组件(诸如例如组件102)放入该间隔物层中的一个或多个孔隙中。在实现过程中，基于该第一组一个或多个形状，该一个或多个电组件被布置以经由在第一层电介质材料层中形成的一个或多个孔隙来电耦合到该第一传导层的一部分。
[0075]在一个实现过程中，该工艺继续图16的该工艺1600。在工艺1600中，继续在先前的层上添加新的层的技术。在区块1602，该工艺包括将第二组的一个或多个形状(诸如例如图1OB中所示的形状1002)沉积到该一个或多个电组件上。这个第二组形状可以被布置，以在随后层中形成孔隙，例如用于到该(多个)嵌入组件的连接。
[0076]在区块1604，如图1lA中所示，该工艺包括围绕第二组的形状将第二层电介质材料(诸如例如电介质层110)沉积到该间隔物层和该一个或多个电组件上。
[0077]在区块1606，如图1lB中所示，该工艺包括将第二传导层(诸如例如传导层112)沉积到该第二层电介质材料和该第二组的一个或多个形状上。同样在这里，该传导层的内表面可以被粗糙化(或类似的制备)，以改进到该第二层电介质材料的粘合。
[0078]在区块1608,该工艺包括将第一传导层、第一层电介质材料、该间隔物层、该一个或多个电组件、第二层电介质材料、和第二传导层层压，以形成层压结构。例如，该组装可以在粘接压机等等中被层压。在实现过程中，基于该第二组形状，该电组件被布置以经由在该第二层电介质材料中形成的一个或多个孔隙来电耦合到该第二传导层的一部分。
[0079]在另一个实现过程中，该工艺继续图17的该工艺1700。在工艺1700中，该技术包括建立第二组装，并且将该第二组装添加到工艺1500的先前组装。在区块1702，该工艺包括将第二组的一个或多个形状(诸如例如图1OB中所示的形状1002)沉积到第二传导层(诸如例如传导层112)的表面上。如上面提及的那样，可以制备(例如，粗糙化等等)该第二传导层。
[0080]在区块1704，该工艺包括围绕第二组形状将第二层电介质材料(诸如例如电介质层110)沉积到第二传导层上。在区块1706，该工艺包括将该第二传导层和该第二层电介质材料放在该间隔物层和该一个或多个电组件上。例如，该第二组装(包括第二传导层和第二层电介质材料加上形状)被转到“电介质侧向下”，并且被堆叠到在工艺1500中形成的层的第一组装上。
[0081]在区块1708,该工艺包括将第一传导层、第一层电介质材料、该间隔物层、该一个或多个电组件、第二层电介质材料、和第二传导层层压，以形成层压结构。在实现过程中，基于该第二组的一个或多个形状，该电组件被布置以经由在该第二层电介质材料中形成的一个或多个孔隙来电耦合到该第二传导层的一部分。
[0082]在实现过程中，该工艺包括将该第一层电介质材料和/或该第二层电介质材料沉积为液体或半固体。例如，作为该工艺的部分，该第一层电介质材料和/或该第二层电介质材料能够被固化为基本上固态。在另一个实现过程中，该工艺包括通过使用涂墨工艺(flood coating process)或丝网印刷工艺的至少一种来沉积该第一层电介质材料和/或该第二层电介质材料。
[0083]在一个实现过程中，该工艺包括去除第一组形状和第二组形状，以创建用于该嵌入的电组件的接入通道。例如，该形状可以从该孔隙中发展(假设该形状已经使用光活性材料制成)，从而创建从该组件到该层压结构的外表面的开口。
[0084]在实现过程中，如图12A中所示，该工艺包括刻蚀该层压结构的一个或多个外表面，以在该一个或多个外表面上形成电路路径。该电路路径被创建，并且该形状被暴露在该外表面上。此外，该刻蚀也能够打开到被放入该间隔物层的孔隙中的一个或多个电组件的接触区域。附加地，如图12B (—侧)和13A (另一侧)中所示，该工艺包括从在该第一和/或第二电介质膜中的孔隙去除该粘合剂。在该实现过程中，该工艺包括(例如，通过使用化学电镀来)将该层压结构的一个或多个外表面(诸如例如传导层1014和112)电镀，以形成从该第一和/或第二传导层的部分到该一个或多个电组件的接触路径。例如，第二刻蚀工艺可以被用于维持该线路布局。多电镀和刻蚀工艺的一个益处是能够维持精细的几何形状。
[0085]在实现过程中，该工艺包括通过使用丝网工艺、涂墨工艺、喷射工艺、散布工艺、光成像工艺等等来沉积一种或多种形状(例如，在区块1502、1602、和1702)。在各种实现过程中，例如，该形状可以包括环氧树脂材料或紫外(UV)曝光丙烯酸盐材料。
[0086]在替换的实现过程中，在该工艺700、1500、1600、和1700可以以各种组合包括其他技术，并且保持在本公开的范围内。
[0087]结论
尽管已经以特定于结构特征和/或方法论动作的语言描述了本公开的实现过程，但是应当理解，该实现过程不必被限制于所述的具体特征或动作。相反，具体特征和动作被公开作为实现示例器件和技术的代表性的形状。
【权利要求】
1.一种多层层压的印刷电路板(PCB)，其包括: 第一和第二传导层， 第一和第二电介质层，其被部署在所述第一和第二传导层之间，所述第一和第二电介质层的至少一个具有一个或多个预先形成的孔隙； 间隔物层，其被部署在所述第一和第二电介质层之间，所述间隔物层具有一个或多个预先形成的孔隙；以及 一个或多个电组件，其被部署在所述间隔物层的所述一个或多个预先形成的孔隙内，并且经由所述第一和第二电介质层的至少一个的所述一个或多个预先形成的孔隙来电耦合到所述第一和第二传导层的至少一个的一部分。
2.如权利要求1所述的多层层压的PCB，其中， 所述多层PCB的层被对称布置在所述间隔物层和所述一个或多个电组件的任一侧上。
3.如权利要求1所述的多层层压的PCB，其中， 通过使用连续建立技术来形成所述多层PCB，所述技术包括添加层的序列，而一个或多个所述层具有预先形成的孔隙，以形成用于到嵌入的组件的电接触的接入通道。
4.一种方法，其包括: 形成第一电介质膜和第二电介质膜，所述第一和第二电介质膜的至少一个具有一个或多个孔隙； 用粘合剂涂敷 所述第一电介质膜，所述粘合剂填充所述第一电介质膜中的任何孔隙； 将所述第一电介质膜钉到第一传导薄片上； 形成具有一个或多个孔隙的间隔物； 将所述间隔物钉到所述第一电介质膜； 将一个或多个电组件粘接到所述间隔物中的所述一个或多个孔隙中； 用所述粘合剂涂敷所述第二电介质膜，所述粘合剂填充所述第二电介质膜中的任何孔隙； 将所述第二电介质膜钉到所述电介质间隔物； 将第二传导薄片钉到所述第二电介质膜上；以及 将所述第一传导薄片、所述第一电介质膜、所述间隔物、所述一个或多个电组件、所述第二电介质膜、和所述第二传导薄片层压，以形成层压结构。
5.如权利要求4所述的方法，进一步包括刻蚀所述层压结构的一个或多个外表面，以在所述一个或多个外表面上形成电路路径，和/或打开到被粘接到所述间隔物中的所述一个或多个孔隙的所述一个或多个电组件的接触区域。
6.如权利要求4所述的方法，进一步包括从所述第一和/或第二电介质膜中的孔隙去除所述粘合剂。
7.如权利要求4所述的方法，进一步包括将所述层压结构的一个或多个外表面电镀，以形成从至少所述第一或第二传导薄片的一个或多个部分到所述一个或多个电组件的接触路径。
8.如权利要求7所述的方法，进一步包括通过使用电解电镀和刻蚀的组合来增强所述接触路径，以创建所期望的厚度和所期望的路径布置。
9.如权利要求4所述的方法，其中所述第一电介质膜和/或所述第二电介质膜包括下列中的至少一种:聚酰亚胺、环氧树脂、增强环氧树脂、双马来酰亚胺、和聚四氟乙烯(PTFE)0
10.如权利要求4所述的方法，进一步包括用粘合剂将所述第一电介质膜和第二电介质膜的全部表面完全涂敷，所述粘合剂包括下列的一种:环氧树脂、丙烯酸盐、热固树脂、有机硅聚合物、或硅树脂。
11.如权利要求4所述的方法，进一步包括在所述粘合剂中并入光敏引发剂，所述引发剂被布置为阻隔所述粘合剂的热诱导交联，在这里所述粘合剂已经被暴露于紫外(UV)光下。
12.如权利要求4所述的方法，进一步包括在所述层压结构的组装期间以及层压之前，通过使用压力或压力和热量来在若干区域中将一个或多个层暂时粘接在一起。
13.如权利要求4所述的方法，进一步包括布置所述间隔物和所述一个或多个电组件，以形成基本上平面的表面。
14.如权利要求4所述的方法，进一步包括当层压时通过使用压力或压力和真空的组合来增加所述粘合剂的流动性，并且使所述粘合剂流入所述层压结构的空隙中。
15.根据权利要求4所述的方法，进一步包括将一个或多个通孔钻穿通过所述层压结构，并且将所述通孔电镀，以电耦合所述层压结构的一个或多个节点。
16.—种方法,其包括: 将第一组的一个或多个形状沉积到第一传导层的表面上； 围绕所述第一 组的一个或多个形状将第一层电介质材料沉积到所述第一传导层上； 将具有一个或多个孔隙的间隔物层沉积到所述电介质材料和所述一个或多个形状上；和 将所述一个或多个电组件放到所述间隔物层中的所述一个或多个孔隙中，基于所述第一组的一个或多个形状，所述一个或多个电组件被布置以经由在所述第一层电介质材料中形成的一个或多个孔隙来电耦合到所述第一传导层的一部分。
17.如权利要求16所述的方法，进一步包括: 将第二组的一个或多个形状沉积到所述一个或多个电组件上； 围绕所述第二组的一个或多个形状，将第二层电介质材料沉积到所述间隔物层和所述一个或多个电组件上； 将第二传导层沉积到所述第二层电介质材料和所述第二组的一个或多个形状上；和 将所述第一传导层、所述第一层电介质材料、所述间隔物层、所述一个或多个电组件、所述第二层电介质材料、和所述第二传导层层压，以形成层压结构，基于所述第二组的一个或多个形状，所述一个或多个电组件被布置以经由在所述第二层电介质材料中形成的一个或多个孔隙来电耦合到所述第二传导层的一部分。
18.如权利要求16所述的方法，进一步包括: 将第二组的一个或多个形状沉积到第二传导层的表面上； 围绕所述第二组的一个或多个形状将第二层电介质材料沉积到所述第二传导层上； 将所述第二传导层和所述第二层电介质材料放在所述间隔物层和所述一个或多个电组件上；和 将所述第一传导层、所述第一层电介质材料、所述间隔物层、所述一个或多个电组件、所述第二层电介质材料、和所述第二传导层层压，以形成层压结构，基于所述第二组的一个或多个形状，所述一个或多个电组件被布置以经由在所述第二层电介质材料中形成的一个或多个孔隙来电耦合到所述第二传导层的一部分。
19.如权利要求17所述的方法，进一步包括将所述第一层电介质材料和/或第二层电介质材料沉积为液体或半固体，并且使所述第一层电介质材料和/或所述第二层电介质材料固化到基本上固态。
20.如权利要求17所述的方法，进一步包括通过使用涂墨工艺或丝网印刷工艺的至少一种来沉积所述第一层电介质材料和/或所述第二层电介质材料。
21.如权利要求17所述的方法，进一步地包括: 刻蚀所述层压结构的一个或多个外表面，以在所述一个或多个外表面上形成电路路径，和/或打开到被放入所述间隔物层中的所述一个或多个孔隙的所述一个或多个电组件的接触区域； 从在所述第一和/或第二电介质膜中的孔隙去除所述粘合剂；和 将所述层压结构的一个或多个外表面电镀，以形成从至少所述第一或第二传导层的一个或多个部分到所述一个或多个电组件的接触路径。
22.如权利要求17所述的方法，进一步包括通过使用丝网工艺、涂墨工艺、喷射工艺、散布工艺、或光成像工艺的至少一种来沉积所述一个或多个形状。
23.如权利要求17所述的方法，其中所述一个或多个形状包括环氧树脂材料或紫外(UV)曝光丙烯酸盐材料。
24.如权利要求17所述·的方法，进一步包括去除所述第一组的形状和所述第二组的形状，以创建用于所述一个或多个电组件的接入通道。
【文档编号】H05K3/46GK103857173SQ201310489768
【公开日】2014年6月11日 申请日期:2013年10月18日 优先权日:2012年10月18日
【发明者】M.斯坦丁 申请人:英飞凌科技奥地利有限公司