数模块的数据包括归一化后的加速度向量，传输给所述高速寄存模块的数据包括归一化后的加速度向量、角速度向量和磁场强度向量；
所述欧拉角初始化模块用于合成载体的欧拉角初值，通过从所述FIFO堆栈模块接受过来的加速度向量和磁场强度向量进行参考系投影运算，得到转动的欧拉角初值，并将初始化的欧拉角数组传递给欧拉角转四元数模块，该欧拉角数组包括航向角、俯仰角和滚转角；
所述欧拉角转四元数模块用于将该欧拉角数组转换成对应的四元数向量，并将初始化的四元数向量传输给高速寄存模块。
[0018]优选地，所述归一化引擎模块包括加速度归一化管束、角速度归一化管束和磁场强度归一化管束，它们分别处理三维浮点加速度向量归一化运算、三维浮点角速度向量归一化运算和三维浮点磁场强度向量归一化运算。
[0019]优选地，所述高速寄存模块包括4片独立的高速缓冲存储器，它们并列独立工作与同一区域中，其中:
加速度缓存器用于存储四元数初始化模块输入的归一化后的加速度向量，并根据需求发送给四元数更新模块；
角速度缓存器用于存储四元数初始化模块输入的归一化后的角速度向量，并根据需求发送给四元数更新模块；
磁场强度缓存器用于存储四元数初始化模块输入的归一化后的磁场强度向量，并根据需求发送给四元数更新模块；
四元数缓存器用于存储四元数初始化模块输入的初始化后的四元数向量，并根据需求发送给四元数更新模块。
[0020]优选地，所述四元数更新模块包括更新状态机模块、角速度微分模块、雅可比矩阵模块和梯度下降融合算法模块，
所述更新状态机模块用于控制和监视所述角速度微分模块、所述雅可比矩阵模块和所述梯度下降融合算法模块之间的运算顺序与数据交换；
所述角速度微分模块用于对所述高速寄存模块传输的角速度向量和初始化四元数向量进行微分运算，并在所述更新状态机模块的控制下将结果传递给所述梯度下降融合算法丰吴块；
所述雅可比矩阵模块用于对所述高速寄存模块传输的加速度向量、角速度向量、磁场强度向量和初始化四元数向量进行联合求解雅可比方程的运算，并在所述更新状态机模块的控制下将结果传递给所述梯度下降融合算法模块；
所述梯度下降融合算法模块根据多维向量函数的梯度极值算法对所述角速度微分模块和所述雅可比矩阵模块出来的结果进行融合运算，得到更新四元数，并在所述更新状态机模块控制下将结果传递给四元数反馈及输出模块。
[0021]优选地，所述四元数反馈及输出模块包括反馈状态机、再填装模块和输出模块，其中:
反馈状态机模块用于控制再填装模块和输出模块的运行与数据交换；
再填装模块负责将所述四元数更新模块输入的更新后的四元数向量数据再次写入至高速寄存模块中的四元数缓存器，并覆盖原有的初始化四元数向量数据产生更新的四元数数据；
输出模块负责将所述更新的四元数数据输出至外部上位机。
[0022]本发明的技术方案具有以下有益效果:
1.本发明提供的用于惯导姿态融合加速的智能芯片，与现今流行的利用MCU或DSP的姿态融合技术的指令集操作速度相比，芯片门级计算速度有103倍级的提升。同时，更新速度的提高加快了误差收敛的速度，在精度上有至少102倍的提升。另一方面，本发明在数据流的处理上采用的固定硬件逻辑加速的结构，以实时的门级皮秒(10-12秒)级延迟的响应频率超越MCU或DSP指令集微秒(10-6秒)延迟的操作速度。
[0023]2.本发明提供的用于惯导姿态融合加速的智能芯片，与一般的姿态融合技术相比，采用了更加灵活的改进型梯度极值融合算法，不仅收敛速度和精度令人满意，而且将算法做出适当改造，以配合硬件逻辑的加速结构，将算法的灵活的优势和硬件的速度的优势结合在一起，使算法本身的作用发挥到最大效能。
[0024]
【附图说明】
[0025]下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
[0026]图1是本发明的惯导系统姿态融合加速智能芯片的结构示意图；
图2是图1中四元数初始化模块的结构示意图；
图3是图1中四元数更新模块的结构示意图；
图4是图1中四元数反馈和输出模块的结构示意图。
[0027]
【具体实施方式】
[0028]为了清楚了解本发明的技术方案，将在下面的描述中提出其详细的结构。显然，本发明实施例的具体施行并不足限于本领域的技术人员所熟习的特殊细节。本发明的优选实施例详细描述如下，除详细描述的这些实施例外，还可以具有其他实施方式。
[0029]惯导系统姿态融合加速智能芯片的结构是一个高速数字信号处理的专用集成电路智能芯片，集成了改进型的梯度极值算法并以硬件逻辑的形式固化下来，专门用于加速与其中的航向与姿态解算部分，根据固连在载体系统上的三维惯性传感器，实时解算表示载体航向及姿态所需要的欧拉角和四元数。
[0030]参照图1，图中所述及为本发明实现的整体架构。图1中的MCU系统与惯导系统姿态融合智能芯片经由芯片管脚直接连接，通过MCU的SPI总线作为联合系统的总线控制端，这是一种MCU系统与惯导系统姿态融合智能芯片共用同一个系统板的级联式设计结构。外部的MEMS三维惯性传感器系统则通过SPI的通信管脚与MCU系统直连，在MCU系统的控制下，惯性传感器所采集的惯性向量组数据被源源不断的输送到惯导系统姿态融合智能芯片上来。
[0031]图中智能芯片将姿态解算的梯度极值算法固化成硬件加速逻辑，将软件解算与硬件加速结合在一起，所述固化成硬件加速逻辑与所述软件解算并存在同一系统中并结合在一起完成姿态解算，每个惯导系统姿态融合智能芯片由5个模块组成，根据数据流的顺序从输入到输出依次包括:SPI通信接口模块1、四元数初始化模块2、高速寄存模块3、四元数更新模块4、四元数反馈及输出模块5。
[0032]其中，SPI通信接口模块I用于实现该姿态解算芯片与外部SPI总线的数据传输，前端接口与SPI总线插槽连接，外部信号通过SPI串行数据包的形式进出芯片；MEMS传感器所采集的惯性向量组数据以高速串口传输方式经嵌入式系统主板上的SPI插槽被传送至本姿态解算加速芯片的SPI的串行端口 ；SPI通信接口模块的后端接口与四元数初始化模块2连接。
[0033]所述SPI通信接口模块I包括SPI通信核模块与SPI应用模块，其中SPI通信核模块用于执行数据交换的物理层、数据链接层；SPI应用模块用于管理所述四元数初始化模块2、所述四元数反馈及输出模块5与外部上位机或外部SPI总线、惯性向量存储单元以及MEMS惯性器件之间的数据交换。
[0034]其中，所述四元数初始化模块2进行缓存来自MEMS惯性器件的经由SPI通信接口模块I输