鳍型装置系统和方法
【专利说明】鳍型装置系统和方法
[0001 ] 分案申请的相关信息
[0002]本案是分案申请。该分案的母案是申请日为2010年9月I日、申请号为201080047779.2、发明名称为“鳍型装置系统和方法”的发明专利申请案。
技术领域
[0003]本发明大体而言涉及鳍型装置。
【背景技术】
[0004]技术的进步已产生更小且更强大的计算装置。举例来说，当前存在多种便携式个人计算装置，包含无线计算装置，例如便携式无线电话、个人数字助理(PDA)和传呼装置，所述装置体积小、重量轻且易于由用户携带。更具体来说，便携式无线电话(例如，蜂窝式电话和因特网协议(IP)电话)可经由无线网络传达声音和数据包。另外，许多所述无线电话包含并入于其中的其它类型的装置。举例来说，无线电话还可包含数字照相机、数字摄像机、数字记录器和音频文件播放器。而且，所述无线电话可处理可执行指令，包含可用以对因特网进行存取的软件应用程序(例如，网页浏览器应用程序)。因而，这些无线电话可包含显著的计算能力。
[0005]鳍型场效应晶体管(本文中称为FinFET或FinFET晶体管)是包含从衬底突出的鳍形源极-漏极通道的场效应晶体管。所述FinFET晶体管可以是可用于便携式计算装置中的有效节省空间的有源元件。FinFET装置的一个用途是作为便携式计算装置中的存储器的部分。
【发明内容】
[0006]在特定实施例中，揭示一种制造晶体管的方法。所述方法包含:在具有表面的衬底内形成晶体管的栅极；以及在所述衬底内形成内埋氧化物(BOX)层。所述BOX层在第一BOX层面处邻近于所述栅极。所述方法还包含形成凸起的源极-漏极通道(“鳍”)，使得所述鳍的至少一部分从所述衬底的所述表面延伸，其中所述鳍具有邻近于第二 BOX层面的第一鳍面。
[0007]在另一特定实施例中，揭示一种晶体管，其包含从衬底的表面突出的源极-漏极通道(“鳍”)。所述晶体管包含第一栅极，所述第一栅极在第一鳍面处电耦合到所述鳍且通过位于所述衬底内的内埋氧化物(BOX)层与所述鳍分离。
[0008]在另一特定实施例中，揭示一种编程位单元的方法，所述方法包含在第一写入偏压电压下对位单元的第一栅极加偏压，其中所述第一栅极电耦合到位单元的源极-漏极通道(“鳍”)。所述鳍具有源极端和漏极端，且从衬底突出。第一栅极通过位于所述衬底内的内埋氧化物(BOX)层与所述鳍分离。所述方法还包含在所述鳍的所述源极端与所述鳍的所述漏极端之间施加编程电压。
[0009]由所揭示实施例中的至少一者提供的一个特定优点为，当利用所描述的FinFET晶体管作为存储器中的位单元时，控制通过BOX层与鳍分离的栅极处的偏压使得能够增大存储器刷新之间的时间周期，且功率消耗随之减小。
[0010]本发明的其它方面、优点和特征将在审阅包含以下部分的完整申请案之后变得显而易见:[【附图说明】]、[【具体实施方式】]和[权利要求书]。
【附图说明】
[0011]图1是可用于存储器装置的位单元中的FinFET晶体管的第一说明性实施例的图；
[0012]图2是可用于存储器装置的位单元中的FinFET晶体管的第二说明性实施例；
[0013]图3是可用于存储器装置的位单元中的FinFET晶体管的第三说明性实施例；
[0014]图4是根据特定实施例的处于未加偏压条件下的FinFET晶体管的能带图；
[0015]图5是根据特定实施例的FinFET晶体管的能带图，其说明WRITE阶段期间的第一栅极；
[0016]图6是根据特定实施例的FinFET晶体管的能带图，其说明在HOLD阶段期间对第一栅极加偏压；
[0017]图7是根据特定说明性实施例的在不同后栅极偏压电压下源极-漏极电流对时间的曲线图；
[0018]图8是利用FinFET的存储器的特定说明性实施例的图；
[0019]图9是制造晶体管的方法的特定说明性实施例的流程图；
[0020]图10是编程位单元的方法的特定说明性实施例的流程图；以及
[0021]图11是利用FinFET的电子装置的特定说明性实施例的框图。
【具体实施方式】
[0022]图1是FinFET晶体管的第一说明性实施例的图，所述FinFET晶体管大体上以100来表示。FinFET晶体管100包含从衬底112的表面突出的源极-漏极通道102(“鳍”)。鳍102位于内埋氧化物(BOX)层110上，所述内埋氧化物(BOX)层110位于衬底112内。在特定说明性实例中，衬底112是娃衬底。BOX层110形成娃衬底的一部分，所述娃衬底包含位于BOX层110下方的第一栅极108(还称为“底栅极” KBOX层110在第一BOX层面114处邻近于第一栅极108。鳍102具有邻近于BOX层110的第二BOX层面122的第一鳍面116。在特定说明性实施例中，第一栅极108经由BOX层110电耦合到鳍102。在特定说明性实施例中，第一栅极108可操作以电耦合到第一偏压源(未图示)。第二栅极104(还称为“前栅极”)经定位而邻近于鳍102的第二鳍面118。在特定说明性实施例中，第二栅极104在第二鳍面118处电耦合到鳍102。在特定说明性实施例中，第二栅极104可操作以电耦合到第二偏压源(未图示)。第三栅极106(还称为“后栅极”)经定位而邻近于鳍102的第三鳍面120。在特定说明性实施例中，第三栅极106在第三鳍面120处电耦合到鳍102。在特定说明性实施例中，第三栅极106可操作以电耦合到第三偏压源(未图示)。根据所说明的几何结构的FinFET晶体管100可包含硅绝缘体(SOI)技术。
[0023]在操作中，可沿鳍102的纵向轴线103对鳍102加电偏压，所述操作可使得电流沿平行于纵向轴线103的方向流动。可通过第一栅极108来门控电流流动，所述第一栅极108经由BOX层110耦合到鳍102。还可通过第二栅极104和第三栅极106来门控通过鳍102的电流流动。第一栅极108、第二栅极104和第三栅极106可各自独立地加电偏压，S卩，可独立地对第一栅极108、第二栅极104和第三栅极106中的每一者加偏压。在特定说明性实施例中，晶体管100经配置以通过以下操作而被编程:将第一电偏压施加到第一栅极108、将第二电偏压施加到第二栅极104且将第三电偏压施加到第三栅极106且通过沿鳍102的纵向轴线103对鳍102加电偏压。在特定说明性实施例中，当对鳍102加偏压时，多个空穴(electrical hole)(本文中还称为“空穴(hole)”)聚集于鳍102内。栅极偏压的组合可影响通过鳍102的电流流动。通过允许栅极108、104和106中的每一者可独立地加偏压，可以针对所述三个栅极中的任一者维持相对较低的偏压电压的方式来控制通过鳍102的电流流动。当在位存储的保持(HOLD)阶段期间维持每一栅极电压的低的栅极偏压时，所述低的栅极偏压可导致较长的刷新循环时间，且因此导致减小的功率消耗。
[0024]图2是FinFET晶体管的第二说明性实施例的图，所述FinFET晶体管大体上以200来表示。FinFET晶体管200包含位于内埋氧化物(BOX)层210上的源极-栅极通道(鳍)202，所述内埋氧化物(BOX)层210位于衬底212内。在特定说明性实例中，衬底212是硅衬底。第一栅极208位于BOX层210下方。在特定说明性实施例中，第一栅极208位于邻近于BOX层210之处。在特定说明性实施例中，第一栅极208在第一鳍面214处电耦合到鳍202。第二栅极204经定位而在鳍202的第二鳍面216处邻近于鳍202，且可通过栅极氧化物(未图示)与鳍202分离。在特定说明性实施例中，第二栅极204在第二鳍面216处电耦合到鳍202。第三栅极206经定位而在鳍202的第三鳍面218处邻近于鳍202，且可通过另一氧化物层(未图示)与鳍202分离。在特定说明性实施例中，第三栅极206在第三鳍面218处电耦合到鳍202。第四栅极224经定位而邻近于鳍202的第四鳍面220，且可通过另一氧化物层(未图示)与鳍202分离。在特定说明性实施例中，第四栅极224电耦合到鳍202的第四鳍面220。
[0025]可沿鳍202的纵向轴线203对鳍202加偏压，使得电流在平行于纵向轴线2