且通过指针722指示约2X10—3秒的对应经过时间。在-2.0V的后栅极电压下，半寿命为约(2X 10—3-1 X 1"6) ? 2X 10—3秒。
[0038]比较在1.0V之后偏压下的半寿命710与在-2.0V之后偏压下的半寿命722，可看出，在-1.0V的后栅极偏压下操作的FinFET晶体管的半寿命是在-2.0V之后栅极偏压下操作的FinFET晶体管的半寿命的约50倍。在较低偏压电压下操作后栅极导致存储器刷新之间有较长的时间间隔，且因此导致较低的功率消耗。具有三个或三个以上栅极的FinFET(例如，图1、图2或图3的FinFET晶体管)可在相比于单栅极FinFET晶体管或双栅极FinFET晶体管较低的后栅极偏压下操作，具有相应较大的半寿命和存储器刷新之间的较长时间，且因此具有较低的功率消耗。
[0039]图8是利用FinFET的存储器的特定说明性实施例的图，所述存储器大体上表示为800。存储器800可包含多个FinFET晶体管，其中每一 FinFET晶体管经配置以存储单一数据位。每一 FinFET晶体管802、804、852、854、856和858经配置以存储一位的数据。可根据图1、图2或图3来建构所展示的FinFET晶体管中的每一者。所述存储器包含第一栅极WRITE和HOLD逻辑控制电路830，所述第一栅极WRITE和HOLD逻辑控制电路830用以控制FinFET晶体管802、804、852、854、856和858中的每一者的对应第一栅极。所述存储器还包含第二栅极WRI TE和HOLD逻辑控制电路840，所述第二栅极WRI TE和HOLD逻辑控制电路840用以控制FinFET晶体管802、804、852、854、856和858中的每一者的对应第二栅极。所述存储器还包含第三栅极WRI TE和HOLD逻辑控制电路850，所述第三栅极WRI TE和HOLD逻辑控制电路850用以控制FinFET晶体管802、804、852、854、856和858中的每一者的对应第三栅极。为了陈述的简单起见，如图1中来建构FinFET晶体管802、804、852、854、856和858中的每一者。
[0040]在操作期间，使用FinFET晶体管804作为代表性实例，可在基本上平行于源极-漏极通道(鳍)814的纵向轴线860的方向上施加源极-漏极偏压。第一栅极816位于内埋氧化物(BOX)层818下方，且BOX层818经定位而邻近于鳍814的第一面。第二栅极806在第二面处邻近于鳍814，且第三栅极812经定位而在第三面处邻近于鳍814。第一偏压线824经配置以对第一栅极816加偏压。第二偏压线820经配置以对第二栅极806加偏压，且第三偏压线822经配置以对第三栅极812加偏压。由于沿鳍814的纵向轴线860所施加的纵向偏压，电流808沿鳍814的纵向轴线从源极流动到漏极。在FinFET晶体管804的WRITE阶段期间，选择偏压电压并将其施加到线824、820和822中的每一者，从而导致鳍内的电流808的特定值和空穴在鳍的内部区域中的累积。在FinFET晶体管804的HOLD状态期间，将通过线824和820以及822所施加的电压设置在对应的HOLD值。在FinFET晶体管804的擦除(ERASE)模式中，可将电子注入到鳍814的内部中，从而中和过剩空穴浓度。
[0041 ] 可通过第一栅极WRI TE和HOLD逻辑控制电路830来控制第一偏压线824。可通过第二栅极WRITE和HOLD逻辑控制电路840来控制第二偏压线820。可通过第三栅极WRITE和HOLD逻辑控制电路850来控制第三偏压线822。以类似方式，可通过对应的偏压线来控制存储单一位数据的其它FinFET晶体管中的每一者，且又通过对应控制电路对每一偏压线加偏压。举例来说，通过第二栅极WRITE和HOLD逻辑控制电路840来控制FinFET的对应第二栅极中的每一者，通过第一栅极WRITE和HOLD逻辑控制电路830来控制第一栅极偏压中的每一者，且通过第三栅极WRITE和HOLD逻辑控制电路850来控制FinFET的对应第三栅极中的每一者。如图4至6中所说明，可在WRITE和HOLD阶段期间使用较低的偏压电压以提供如参看图7所解释的益处。
[0042]图9是制造晶体管的方法的特定说明性实施例的流程图。在块902处，在具有表面的衬底内形成晶体管的栅极。移至块904，在衬底内形成内埋氧化物(BOX)层使其在第一 BOX层面处邻近于所述栅极。进行至块906，形成凸起的源极-漏极通道(鳍)，其中所述鳍的至少一部分从衬底的表面延伸，第一鳍面邻近于BOX层的第二 BOX层面。所述栅极(底栅极)经由BOX层电耦合到所述鳍，且所述栅极可操作以电耦合到第一偏压源。前进至块908，形成第二栅极(前栅极)，其在第二鳍面处电耦合到所述鳍。移至块910，形成第三栅极(后栅极)，其在第三鳍面处电耦合到所述鳍。所述前栅极可操作以电耦合到第二偏压源，且所述后栅极可操作以电耦合到第三偏压源。前进至块912，视情况形成第四栅极，其在第四鳍面处电耦合到所述鳍。所述方法在块914终止。
[0043]图10是编程FinFET晶体管位单元(本文中还称为“位单元”)的方法的特定说明性实施例的流程图。在块1002，在第一WRITE偏压电压下对FinFET晶体管位单元的底栅极(本文中还称为“第一栅极”)加偏压，其中所述底栅极电耦合到位单元的源极-漏极通道(“鳍”)，所述鳍具有源极端和漏极端且所述鳍从衬底突出，且其中所述底栅极通过位于衬底内的内埋氧化物(BOX)层与所述鳍分离。移至块1004，视情况在第二 WRITE偏压电压下对前栅极(本文中还称为“第二栅极”)加偏压，所述前栅极在第二鳍面处电耦合到所述鳍。前进至块1006，视情况在第三WRITE偏压电压下对后栅极(本文中还称为“第三栅极”)加偏压，所述后栅极在第三鳍面处电耦合到所述鳍。移至块1008，视情况在第四WRITE偏压电压下对顶栅极(本文中还称为“第四栅极”)加偏压。前进至1010，在鳍的源极端与漏极端之间纵向地施加编程电压，从而使得源极-漏极电流流动。
[0044]移至块1012，在第一HOLD偏压电压下对位单元的底栅极加偏压。在特定说明性实施例中，第一HOLD偏压电压不同于第一WRITE偏压电压。移至块1014，视情况可在第二HOLD偏压电压下对前栅极加偏压。在特定说明性实施例中，第二HOLD偏压电压不同于第二WRITE偏压电压。移至块1016，可在第三HOLD偏压电压下对后栅极加偏压。在特定说明性实施例中，第三HOLD偏压电压不同于第三WRITE偏压电压。进行至块1018，可在第四HOLD偏压电压下对顶栅极加偏压。在特定说明性实施例中，第四HOLD偏压电压不同于第四WRITE偏压电压。移至块1020，在数据位的存储期间将偏压电压维持在HOLD偏压值。
[0045]进行至决策块1022，进行关于是否刷新所存储位的决策。如果将刷新所存储位，那么返回至块1002，在第一 WRITE偏压电压下对位单元的底栅极加偏压，且所述方法进行至块1004。如果在决策块1022中，将不刷新所存储位，那么进行至决策块1024，进行关于是否擦除所述位单元的决策。如果将不擦除所述位单元，那么所述方法在块1028处终止。如果将擦除所述位单元，那么进行至块1026，将电子注入到鳍中以擦除位单元。所述方法在块1028处终止。
[0046]相比于在仅具有两个栅极的FinFET晶体管中，FinFET晶体管具有三个可独立地加电偏压的栅极使得所述FinFET晶体管能够通过较低的偏压电压来存储数据位。如图7中所说明，在较低偏压电压下保持数据可导致存储器刷新之间的较长时间，且因此导致较低的功率消耗。具体而言，FinFET晶体管可经建构而具有第一栅极，所述第一栅极电耦合到鳍且位于内埋氧化物(BOX)层下方。当选择性地对内埋氧化物(BOX)层下方的栅极加偏压时，与仅具有两个栅极的FinFET晶体管中的对应偏压电压相比，可在第二栅极和第三栅极的较低偏压电压下调用HOLD阶段。
[0047]参看图11，描绘利用FinFET晶体管的电子装置的特定说明性实施例的框图，所述电子装置大体上表示为1100。装置1100包含耦合到存储器1132的处理器，例如，数字信号处理器(DSP) 1110。装置1100还包含FinFET存储器1164。在说明性实例中，FinFET存储器1164包含在图1至3和8的系统中的一者或一者以上中