用于满足移位加载（los）测试的q选通单元架构和用于识别最佳q选通候选的算法
【专利说明】用于满足移位加载(LOS)测试的Q选通单元架构和用于识别最佳Q选通候选的算法
[0001]相关申请的交叉引用
[0002]本申请涉及通过引用将其内容和公开全部明确结合在本文中的、于2013年7月6日提交的以下共同拥有、共同未决的美国专利申请:美国专利申请序列号(13/942，732)，名称为“ALGORITHM TO IDENTIFY BEST Q-GATING CANDIDATES AND A Q-GATING CELLARCHITECTURE TO SATIATE THE LAUNCH-OFF_SHIFT(LOS)TESTING”。
技术领域
[0003]本发明一般涉及集成电路测试，并且更特别地涉及扫描-移位功率的控制。
【背景技术】
[0004]随着晶体管的几何结构关于集成电路(微电子芯片或微芯片)中的技术而缩小，芯片上的缺陷的数量和类型会随着逻辑密度的增大而呈指数地增加。缺陷可以是在制造过程期间引入到器件中的错误。故障模型是缺陷如何改变设计行为的数学描述。在集成电路的设计期间，执行测试以确保集成电路如预期地那样工作。可通过本领域中被称为面向测试的设计(DFT)、也被称为可测试性设计的设计技术来促进集成电路的测试。自动测试模式生成和自动测试模式生成器(ATPG)是用于找出输入(或测试)序列的电子设计自动化(EDA)技术，所述输入(或测试)序列在被应用于数字电路时使自动测试设备能够区分正确电路行为和由缺陷引起的故障电路行为。基于扫描的可测试性设计(DFT)和自动测试模式生成(ATPG)被开发以便明确地测试设计中的每个门和路径。
[0005]由于更多的门被集成在缩小的纳米节点中的区域内，所以扫描移位期间的扫描移位功率和功率衰减(power droop)对测试过程造成主要挑战。如此，需要Q选通(“选通的q”设计)。9选通是用于减少移位操作期间的功率消耗的DFT13Q选通设计将逻辑门添加到每个扫描触发器的q输出和逻辑锥之间的电路设计中。在移位操作期间断言(assert)至逻辑门的移位线。移位线的断言使得从逻辑门到逻辑锥的输出在移位操作期间被保持在单一状态中。如此，每个扫描触发器的q输出被指定为在移位模式期间将被“选通”的输出。然而，使用Q选通来控制用于整个设计的扫描-移位功率可能会存在问题。
【发明内容】
[0006]根据本发明的至少一个实施例，提供了一种方法，用于使用多个触发器创建一种架构来支持用于移位加载(LOS)扫描测试的Q选通。该方法可以包括:将公共时钟信号施加于多个触发器的每个时钟输入，以及将选通扫描使能信号施加于多个触发器的每个扫描使能输入。该方法还可以包括:将全局扫描使能信号直接施加于与多个触发器中的每一个相对应的多个Q门中的每一个，其中全局扫描使能信号穿过信号路径，该信号路径绕过位于多个触发器中的任何两个触发器之间的组合逻辑。
【附图说明】
[0007]根据将要结合附图阅读的本发明的说明性实施例的以下详细描述，本发明的这些和其他目的、特征和优点将变得明显。附图的各种特征并非按比例绘制，因为这些图示是为了促进本领域技术人员结合详细描述清楚地理解本发明。在附图中:
[0008]图1示出根据一个实施例的集成电路的示例性逻辑测试设计；
[0009]图2是根据一个实施例的用于识别最佳Q选通候选的操作流程图；
[0010]图3示出根据一个实施例的具有流水线式扫描使能的Q选通；
[0011]图4示出根据一个实施例的时序波形，其绘出在全速捕获时钟边沿处的建立时序违规；
[0012]图5示出根据一个实施例的示例性架构，其用于消除当以LOS操作全速测试时的时序问题；
[0013]图6示出根据一个实施例的时序波形，其绘出消除全速捕获时钟边沿处的建立时序违规的数据捕获。
[0014]图7是可由图1-2中绘出的实施例利用的计算机的内部和外部组件的框图。
【具体实施方式】
[0015]本文公开了所要求保护的结构和方法的详细实施例;然而，可理解的是，所公开的实施例仅仅是可以以各种形式实施的所要求保护的结构和方法的示例。然而，本发明可以用许多不同的方式实施并且不应被解释为局限于本文阐述的示例性实施例。而是，提供这些示例性实施例使得本公开将是彻底和全面的，并且将充分地向本领域技术人员传达本发明的范围。在描述中，可省略熟知的特征和技术的细节以避免不必要地模糊所呈现的实施例。
[0016]根据本文描述的一个或多个示例性实施例，提供了一种对扫描链设计进行Q选通的最优方法，其可消除当以移位加载(LOS)操作全速(at-speed)测试时的时序问题。该方法还可以确定支持移位加载的最优Q选通结构，并且因此还可以克服时序问题。
[0017]本领域技术人员将理解的是，本发明的各个方面可以实施为系统、方法或计算机程序产品。因此，本发明的各个方面可以采取以下形式，即:完全的硬件实施方式、完全的软件实施方式(包括固件、驻留软件、微代码等)，或者软件和硬件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。此外，本发明的各个方面还可以采取用一个或多个计算机可读介质实施的计算机程序产品的形式，该计算机可读介质上包含有计算机可读程序代码。
[0018]可以利用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是一但不限于一电、磁、光、电磁、红外线或半导体的系统、装置或器件，或者任意以上的适当组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机软盘、硬盘、随机存取存储器(RAM)、只读存储器(R0M)、可擦式可编程只读存储器(EPR0M或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件的上下文中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
[0019]计算机可读信号介质可以包括例如在基带中或者作为载波的一部分传播的数据信号，其中承载了计算机可读程序代码。这种传播的信号可以采用各种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
[0020]计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、RF等等，或者上述的任意合适的组合。
[0021]可以以一种或多种程序设计语言的任意组合来编写用于执行本发明各方面的操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言(诸如Java、Smalltalk、C++等)，还包括常规的过程式程序设计语言(诸如“C"程序设计语言或类似的程序设计语言)。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为独立的软件包执行、部分在用户计算机上且部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络一包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
[0022]下面参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明的各方面。应当理解的是，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些计算机程序指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。
[0023]也可以把这些计算机程序指令存储在计算机可读介