转为单一信号的必要组件。无线系统封装组件100还包括系统芯片 单元（System on Chip Unit)22。本实施例的系统芯片单元22也可是微控制器 (Microcontroller Unit)。系统芯片单元22包括处理器12、内部挥发性内存18以及内部非 挥发性内存19。处理器12于无线系统封装组件100可被整合于系统芯片单元22内。举例来 说，系统芯片单元22可包括ARM?i(安谋公司，Advanced RISC Machine)Cortex MO型号的 处理器12,具有低功率消耗的特性。系统芯片单元22可包括内部的随机存取内存(Random Access Memory，RAM)，可视为内部挥发性内存18。系统芯片单元22可包括内部的闪存 (Flash Memory)，可视为内部挥发性内存19。无线系统封装组件100还包括蓝牙模块13、第 一震荡器14、无线保真模块15、第二震荡器16、外部非挥发性内存17(可为外部的闪存）以及 天线20。本发明的无线系统封装组件100的天线配置可为两种型态。（A)天线20不是无线系 统封装组件100的内建天线，因此，天线20将通过无线射频接脚(Radio Frequency Pin)与 无线系统封装组件100耦接。（B)天线20为无线系统封装组件100的内建天线。因此，具有无 线射频接脚的无线系统封装组件100结合天线20即具有侦测无线射频信号的能力。第一震 荡器14用于产生第一频率信号(例如32Mhz)。蓝牙模块13耦接于第一震荡器14,用于依据第 一频率信号处理蓝牙信号。一般来说，外部提供的频率信号会被芯片(集成电路）的频率单 元进行信号处理。例如频率信号会被做信号频率除频(Signal Dividing)处理、相位锁相回 路（Phase-locked loop)处理、信号频率倍频（signal frequency multiplier)处理等。当 频率信号被处理后，处理过的频率信号才能被芯片中的组件所使用。在本实施例中，第一震 荡器14产生第一频率，而第一频率将进一步被无线系统封装组件100内第一芯片ICl(集成 电路芯片）的频率单元处理。而后，处理过的第一频率将可被第一芯片ICl的内部组件使用。 换句话说，处理器12、蓝牙模块13、内部挥发性内存18以及内部非挥发性内存19将可依据处 理过的第一频率的时序(Time Sequence)运作。第二震荡器16用于产生第二频率信号（例如 26Mhz)。本实施例中，第一震荡器14以及第二震荡器16可为在芯片外部两相异的震荡器。然 而，本发明所用的震荡器不局限在此。举例来说，其它实施例中的第一震荡器14以及第二震 荡器16可为分别内建于第一芯片ICl及第二芯片IC2(集成电路芯片））内的两震荡器。无线 保真模块15耦接于第二震荡器16,用以依据第二频率信号来处理无线保真信号。天线20通 过无线射频开关10耦接于蓝牙模块13以及无线保真模块15,用以收发无线射频信号。处理 器12耦接于蓝牙模块13以及无线保真模块15,用以控制蓝牙模块13以及无线保真模块15。 平衡不平衡转换器11耦接于无线射频开关10,用以将平衡信号与不平衡信号间做转换。外 部非挥发性内存17親接于处理器12,用以通过总线（例如Serial Peripheral Interface总 线)提供内存空间。在无线系统封装组件100中，无线射频开关10可以控制天线20收发蓝牙 信号以及无线保真信号的时间区间。举例来说，无线射频开关10可利用分时双工（Time Division Duplex)的技术，将蓝牙信号以及无线保真信号进行交替式的开关。处理器12可 为任何形式的具可程序化(Programmable)功能的逻辑单元，例如前述的ARIVi*Cortex MO 型号的处理器、逻辑芯片、或中央处理器。特此说明，处理器12可执行程序，或编译硬件配置 的功能，例如具有现场可程序化门阵列(Fi e Id_ProgrammabI e Gate Array，FPGA)的功能。 在其它实施例中，处理器12可整合在系统芯片单元22内，并包括内部挥发性内存18以及内 部非挥发性内存19。此时，内部挥发性内存18可为静态随机存取内存（Static Random Access Memory，SRAM)或动态随机存取内存(Dynamic Random Access Memory，DRAM)，且具 有第一内存容量(例如16KB)。内部非挥发性内存19可为内部的闪存，且具有第二内存容量 (例如256KB)。蓝牙模块13可为使用特定的规格制造而成，例如使用蓝牙4.0(Bluet 〇〇th 4.0 Standard)的标准制造，或是使用低功耗蓝牙(Bluetooth Low Energy)的标准制造。无 线保真模块15可为使用特定的规格制造而成，例如使用802. lla/b/g/n/ac的无线保真通讯 协议。外部非挥发性内存17可为外接式内存或是外部内存，且与内部挥发性内存18以及内 部非挥发性内存19相比，具有较大的内存容量。举例来说，外部非挥发性内存17可为容量为 IMB的闪存，并用于储存无线保真及/或蓝牙的韧体，与及时操作系统（Real Time Operation System)。而及时操作系统可用于执行应用程序，例如mbed及时操作系统的应用 程序。特此说明，无线保真及/或蓝牙的韧体可为驱动无线保真模块15及/或蓝牙模块13的 映像加载数据（Image Loading Data)。在无线系统封装组件100中，蓝牙模块13以及系统芯 片单元22可整合于第一芯片ICl中。然而，本发明不局限于将蓝牙模块13以及系统芯片单元 22整合于第一芯片ICl中。举例来说，其它实施例中的蓝牙模块13以及系统芯片单元22可分 别整合于不同（分散)的两芯片中。
[0094]换句话说，无线系统封装组件100中引入了两个芯片（IC1及IC2)以及两种异质性 无线系统(无线保真系统以及蓝牙系统）。在图1中的第一芯片ICl包括系统芯片单元22。在 图1中的第二芯片IC2则无系统芯片单元。无线系统封装组件100包括了第一芯片ICl以及第 二芯片IC2,并结合了较大容量的外部闪存(外部非挥发性内存17)以支持至少一个驱动韧 体的驱动模式。在本实施例中，具有系统芯片单元22的第一芯片ICl可包括蓝牙模块13以执 行蓝牙传输的所有功能。第二芯片IC2可包括无线保真模块15以执行保真模块传输的所有 功能。然而，在其它实施例中，第一芯片ICl也可包括无线保真模块15以执行保真模块传输 的所有功能。同理，第二芯片IC2也可包括蓝牙模块13以执行蓝牙传输的所有功能。而本实 施例的无线系统封装组件100的各组件置放状态将详述如下。
[0095] 在图1的无线系统封装组件100中，第一芯片ICl具有4个端点，第二芯片IC2具有3 个端点，无线射频开关10具有3个端点，平衡不平衡转换器11具有2个端点，第一震荡器14具 有1个端点，第二震荡器16具有1个端点，外部非挥发性内存17具有1个端点。并且，第一芯片 ICl的第一端点耦接于平衡不平衡转换器11的第二端点，第一芯片ICl的第二端点耦接于第 一震荡器的端点，第一芯片ICl的第三端点耦接于外部非挥发性内存17的端点，第一芯片 ICl的第四端点耦接于第二芯片IC2的第一端点，第二芯片IC2的第二端点耦接于无线射频 开关10的第二端点，第二芯片IC2的第三端点耦接于第二震荡器16的端点。无线射频开关10 的第三端点耦接于平衡不平衡转换器11的第一端点，无线射频开关10的第四端点耦接于天 线20。然而，上述无线系统封装组件100内各组件的配置方式并不局限于本发明。举例来说， 在其它实施例中，两组件间的耦接方式可通过至少一个(或多个)端点连接。因此，基于无线 系统封装组件100的任何硬件/软件上的变动、交换或是取代，皆属于本发明所揭露的范畴。 为了不失一般性，以下将针对无线系统封装组件100的四种细部架构的实施例加以描述。
[0096] 图2是无线系统封装组件100的第一种细部架构的方块图。在图2中，引入了5个通 讯界面CIl至CI5,并通过至少一个端点（或总线联机)传输数据。在此，总线可包括进阶微处 理器总线结构（Advanced Microcontroller Bus Architecture)、进阶高效能总线 (Advanced High-Performance Bus)、进阶系统总线（Advanced System Bus)、进阶周边总 线(Advanced Peripheral Bus)及/或总线网桥(Bus Bridge)。举例来说，第一芯片ICl中的 第三通讯界面CI3可用多射频共存运作形式(coexistence)连接于第二通讯界面CI2。在系 统芯片单元22中的第四通讯界面CI4连接于无线保真与系统芯片的通讯界面接脚接点PWS (SDI0/SPI规格）。在系统芯片单元22中的第一通讯界面CIl连接于蓝牙的通讯界面接脚接 点PB0JART规格）。在系统芯片单元22中第五通讯界面CI5连接于系统芯片的通讯界面接脚 接点PS0C(GIP0规格）。并且，功能电路FC可产生控制信号至系统芯片的通讯界面接脚接点 PSOC。系统主控制单元(system host)SH(例如控制器(controlIer))可产生对应的控制信 号至蓝牙的通讯界面接脚接点PB以及无线保真与系统芯片的通讯界面接脚接点PWS。第一 频率单元⑶1以及第二频率单元⑶2分别用来处理来自第一震荡器14以及第二震荡器16所 产生的频率信号。在此，无线保真模块15以及蓝牙模块13,于无线系统封装组件100中并无 直接利用基板而通过通讯界面将其连接。因此，于系统印刷电路板（system printed circuit board)上的系统主控制单元SH(控制器)与无线保真模块15间，必须要通过系统芯 片单元22才能进行数据传输。这结果将导致无线保真与系统芯片的通讯界面接脚接点PWS 端的数据传输速率降低(约为1.5~2.5M位/秒的数据传输速率）。
[0097] 图3是本发明的无线系统封装组件100的第二种细部架构的方块图。在图3中，无线 系统封装组件100的架构类似在图2的架构。差别在于，在图2中，第二通讯界面CI2(耦接于 无线保真模块15)并无通过无线保真与系统芯片的通讯界面接脚接点PWS直接耦接于系统 主控制单元SH。因此，图2中的无线系统封装组件100的系统主控制单元SH并无法将数据直 接传送至无线保真模块15而导致传输速度降低。为了提升传输速度，在图3中，系统主控制 单元SH可直接将数据通过无线保真与系统芯片的通讯界面接脚接点PWS传送至无线保真模 块15。原因在于无线保真与系统芯片的通讯界面接脚接点PWS直接耦接于第一芯片ICl内的 第三通讯界面CI3以及第二芯片IC2内的第二通讯界面CI2。换句话说，无线保真模块15的对 应接口以及系统芯片单元22的对应接口于无线系统封装组件100中可通过基板被电性连 接。因此，无线保真与系统芯片的通讯界面接脚接点PWS也与无线保真模块15的对应接口以 及系统芯片单元22的对应接口电性连接。因此，系统主控制单元SH可在不通过系统芯片单 元22的情况下，直接通过无线保真与系统芯片的通讯界面接脚接点PWS将信号传送至无线 保真模块15。因此，无线保真与系统芯片的通讯界面接脚接点PWS端具有较快的数据传输速 率(约为15~25M位/秒的数据传输速率）。
[0098] 图4是本发明的无线系统封装组件100的第三种细部架构的方块图。在图4中，无线 系统封装组件100引入了第一芯片ICl以及第二芯片IC2。第一芯片ICl包括系统芯片单元 22。第二芯片IC2包括无线保真模块15及蓝牙模块13。在此，在第二芯片IC2内的第一通讯界 面CIl对应蓝牙模块13。在第二芯片IC2内的第二通讯界面CI2对应无线保真模块15。第三通 讯界面CI3、第四通讯界面CI4以及第五通讯界面CI5位于系统芯片单元22内。在图4中，也使 用了许多接脚接点(Pin Pads)。系统芯片的通讯界面接脚接点PSOC(GIPO规格)耦接于第五 通讯界面CI5,第一型的系统芯片的通讯界面接脚接点PS0C1(GIP0/SPI规格)耦接于第三通 讯界面CI3,第二型的系统芯片的通讯界面接脚接点PS0C2(UART规格)耦接于第四通讯界面 CI4,蓝牙的通讯界面接脚接点PB(UART规格)耦接于第一通讯界面CIl，无线保真通讯界面 (SDI0/SPI规格)PW耦接于第二通讯界面CI2。在本实施例中，第一型的系统芯片的通讯界面 接脚接点PSOCl (GIP0/SPI规格)可通过于无线系统封装组件100的外部的系统印刷电路板， 与无线保真通讯界面PW耦接在一起。第二型的系统芯片的通讯界面接脚接点PS0C2(UART规 格)可通过于无线系统封装组件100的外部的系统印刷电路板，与蓝牙的通讯界面接脚接点 PB耦接在一起。通过如此设计，如同图3的无线系统封装组件的优点，图4的无线系统封装组 件100中，在系统印刷电路板上系统主控制单元SH可在不通过系统芯片单元22的情况下，将 数据直接传输至无线保真模块15及蓝牙模块13,因此亦具有较快的数据传输速率(约为15 ~25M位/秒的数据传输速率）。
[0099] 图5是本发明的无线系统封装组件100的第四种细部架构的方块图。在图5中，无线 系统封装组件100引入了第一芯片ICl以及第二芯片IC2。第一芯片ICl包括系统芯片单元 22。第二芯片IC2包括无线保真模块15及蓝牙模块13。在此，在第二芯片IC2内的第一通讯界 面CIl对应蓝牙模块13。在第二芯片IC2内的第二通讯界面CI2对应无线保真模块15。第三通 讯界面CI3、第四通讯界面CI4以及第五通讯界面CI5位于系统芯片单元22内。在图5中，也使 用了许多接脚接点(Pin Pads)。系统芯片的通讯界面接脚接点PSOC(GIPO规格)耦接于第五 通讯界面CI5,蓝牙与系统芯片的通讯界面接脚接点PBS(UART规格)通过无线系统封装组件 100的基板，耦接于第四通讯界面CI4及第一通讯界面CI1。无线保真与系统芯片的通讯界面 接脚接点PWS(SDI0/SPI规格)通过无线系统封装组件100的基板，耦接于第二通讯界面CI2 及第三通讯界面CI3。因此，系统主控制单元SH可在不通过系统芯片单元22的情况下，直接 通过无线保真与系统芯片的通讯界面接脚接点