一种具有源端内嵌叉指nmos的ldmos-scr器件的制作方法
【技术领域】
[0001]本发明属于集成电路的静电放电保护领域，涉及一种ESD保护器件，具体涉及一种具有源端内嵌叉指NMOS的LDM0S-SCR的ESD保护器件，可用于提高片上IC的ESD保护的可靠性。
【背景技术】
[0002]ESD(electrostatic discharge)是影响当今IC可靠性的重要因素之一C3ESD对IC造成的电路功能紊乱或栅氧击穿损坏已引起业内人员的广泛关注。ESD在IC中造成的损坏现象主要表现在以下几个方面:在半导体器件中因ESD造成介质击穿，导致氧化物薄膜发生破裂;在IC中因EOS (electrical overstress)或ESD引起内部电路局部过热，导致金属导线熔化;在ESD防护器件中，因寄生的PNPN结构电压钳制能力低，导致IC产生闩锁效应;或者因ESD使IC内部的器件结构存在隐性缺陷，IC虽不立即失效但会引起断续的故障以及长期可靠性问题，所以这种损伤非常微弱，不易发现，有潜在损伤的风险。IC工业因ESD导致的国民经济损失是一个非常严重的问题。
[0003]近年来，因为LDMOS器件具有结构简单、耐高压、工艺成本低等特点，常用作高压ESD保护器件。然而，实践证明，LDMOS器件的ESD保护性能较差，ESD鲁棒性较弱，达不到国际电工委员会规定的电子产品要求人体模型不低于2000V的静电防护标准(IEC6000-4-2)。SCR因具有较高的ESD电流鲁棒性被认为是ESD保护效率较高的器件之一，但是其维持电压相对较低，难以满足被保护IC对ESD保护器件的诸多要求。与传统的LDMOS器件相比，LDMOS-SCR器件在ESD应力作用下，因具有内部寄生的SCR结构，具有很高的电流泄放能力，但维持电压较低，开启速度较慢。本发明提供了一种具有源端内嵌叉指匪OS的LDM0S-SCR器件的ESD防护技术方案，该器件可在SCR路径开启之前，通过增强器件源端的电容耦合效应，一方面提高器件的触发电流，降低器件的触发电压，提高器件的开启速度，增强器件的ESD鲁棒性；另一方面，可在源端内嵌叉指NMOS延长器件的电流导通路径，增大LDM0S-SCR的导通电阻，提高器件维持电压的前提下，因内嵌叉指NMOS的阻容耦合效应，提高了器件内部电流导通均性性，避免削弱器件的ESD鲁棒性。
【发明内容】
[0004]针对现有SCR结构的ESD保护器件普遍存在维持电压过低、抗闩锁能力不足等问题，本发明实例设计了一种具有源端内嵌叉指匪OS的LDM0S-SCR器件，既充分利用了 SCR器件强鲁棒性的特点，又利用了器件源端增加的N+注入区、多晶硅栅和薄栅氧化层形成的阻容耦合效应，以提高ESD防护设计方案的维持电压、增强器件的ESD鲁棒性。该设计器件在ESD脉冲作用下，可通过综合权衡及合理控制NMOS的沟道长度及相关版图参数，可得到低触发电压、高维持电压、强ESD鲁棒性的可适用于IC电路的ESD保护器件。
[0005]本发明通过以下技术方案实现:
[0006]一种具有源端内嵌叉指匪OS的LDMOS-SCR器件，其包括LDMOS-SCR结构的ESD电流泄放路径和源端内嵌叉指NMOS的阻容耦合电流泄放路径，以提高器件的电流导通均匀性和开启速度，增强器件的ESD鲁棒性，提高维持电压，其特征在于:主要由P衬底、P外延、P阱、N阱、第一N+注入区、第二N+注入区、第一P+注入区、第三N+注入区、第四N+注入区、第二P+注入区、第五N+注入区、第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区、第一多晶硅栅、第二多晶硅栅、第三多晶硅栅、第一薄栅氧化层、第二薄栅氧化层和第三薄栅氧化层构成；
[0007]所述P外延在所述P衬底的表面区域；
[0008]在所述P外延的表面区域从左到右依次设有所述P阱和所述N阱，所述P阱的左侧边缘与所述P外延的左侧边缘相连，所述P阱的右侧与所述N阱的左侧相连，所述N阱的右侧与所述P外延的右侧边缘相连；
[0009]在所述P阱的表面区域从左到右依次设有所述第一场氧隔离区、所述第一N+注入区、所述第一多晶硅栅、所述第一薄栅氧化层、所述第二N+注入区、所述第一P+注入区、所述第三N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层和所述第四N+注入区，所述第一多晶硅栅在所述第一薄栅氧化层的上方，所述第二多晶硅栅在所述第二薄栅氧化层的上方；
[0010]所述第一场氧隔离区的左侧与所述P阱的左侧边缘相连，所述第一场氧隔离区的右侧与所述第一 N+注入区的左侧相连，所述第一 N+注入区的右侧与所述第一薄栅氧化层的左侧相连，所述第一薄栅氧化层的右侧与所述第二 N+注入区的左侧相连，所述第二 N+注入区的右侧与所述第一 P+注入区的左侧相连，所述第一 P+注入区的右侧与所述第三N+注入区的左侧相连，所述第三N+注入区的右侧与所述第二薄栅氧化层的左侧相连，所述第二薄栅氧化层的右侧与所述第四N+注入区的左侧相连；
[0011]在所述N阱的表面区域从左到右依次设有所述第三场氧隔离区、所述第二P+注入区、所述第二场氧隔离区、所述第五N+注入区和所述第四场氧隔离区；
[0012]所述第三多晶硅栅在所述第三薄栅氧化层的上方，所述第三薄栅氧化层横跨在所述P阱和所述N阱的表面部分区域，所述第三薄栅氧化层的左侧与所述第四N+注入区的右侧相连，所述第三薄栅氧化层的右侧与所述第三场氧隔离区的左侧相连；
[0013]所述第三场氧隔离区的右侧与所述第二P+注入区的左侧相连，所述第二 P+注入区的右侧与所述第二场氧隔离区的左侧相连，所述第二场氧隔离区的右侧与所述第五N+注入区的左侧相连，所述第五N+注入区的右侧与所述第四场氧隔离区的左侧相连，所述第四场氧隔离区的右侧与所述N阱的右侧边缘相连；
[0014]所述第一N+注入区与第一金属I相连，所述第一多晶娃栅与第二金属I相连，所述第二 N+注入区与第三金属I相连，所述第一 P+注入区与第四金属I相连，所述第三N+注入区与第五金属I相连，所述第二多晶硅栅与第六金属I相连，所述第三多晶硅栅与第七金属I相连，所述第二 P+注入区与第八金属I相连，所述第五N+注入区与第九金属I相连，所述第二金属1、所述第三金属1、所述第四金属1、所述第五金属1、所述第六金属I和所述第七金属I均与第二金属2相连；
[0015]所述第一金属I与第一金属2相连，用作器件的阴极端；
[0016]所述第八金属I和所述第九金属I均与第三金属2相连，用作器件的阳极端。
[0017]本发明的有益技术效果为:
[0018](I)在本发明实例器件中，设计了由所述第二P+注入区、所述第五N+注入区、所述第三场氧隔离区、所述第三多晶硅栅、所述第三薄栅氧化层、所述第四N+注入区、所述第一P+注入区、所述第一N+注入区、所述N阱和所述P阱构成的一条LDMOS-SCR的ESD电流泄放路径，以提高器件的ESD鲁棒性。
[0019](2)本发明实例器件中，设计了由所述第一N+注入区、所述第二N+注入区、所述第一多晶硅栅、所述第一薄栅氧化层、所述第一P+注入区、所述第三N+注入区、所述第四N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层构成的内嵌叉指匪OS和衬底寄生电阻Rp的阻容耦合电路，以增强器件源端的电容耦合效应，降低LDMOS-SCR器件内部ESD电流泄放路径中的电流密度，提高维持电压。
[0020](3)本发明实例器件内部可形成两条ESD电流路径，当ESD脉冲较小时，电流主要通过路径I;当ESD脉冲增大到一定值时，电流主要通过路径2，随着ESD脉冲不断增大，所述衬底寄生电阻Rp上