专利名称：快速模数转换信号处理器、射频接收电路、数字接收前端电路的制作方法
技术领域：
本发明涉及快速A/D(模拟到数字)转换信号处理器，RF(射频)接收电路，数字接收器前端电路，MRI(磁共振成象)装置以及快速A/D转换装置。更具体地说，本发明涉及一种快速A/D转换信号处理器，即使在快速A/D数字转换器的数字数据的输出与数字信号处理部分所用的数字信号处理的时钟信号之间的定时不一致时，该处理器也能吸收这种不一致性并将快速A/D数字转换器输出的数字数据很好地发送到数字信号处理部分；可用于快速A/D转换信号处理器的RF接收器电路和数字接收器前端电路；利用快速A/D转换信号处理器的MRI装置和能用于快速A/D转换信号处理器的快速A/D转换装置。
在把快速A/D转换器输出的数字数据发送到数字信号处理部分时，快速A/D转换器的数字数据的输出与数字信号处理部分所用的数字信号处理的时钟信号之间的定时会出现不一致。
如果快速A/D转换器的时钟信号和数字信号处理的时钟信号彼此独立地产生，这种定时的不一致是很自然的后果。可能的原因是快速A/D转换器的时钟信号电路采用RF脉冲变压器来产生快速A/D转换器所需的微分RF时钟信号；快速A/D转换器的数字数据输出在各电路装置之间的定时各不相同；以及数字数据传输系统的延迟时间和时钟信号传输系统的延迟时间之间的差异。
这样，在有上述定时不一致存在的情况下，快速A/D转换器有可能不能很好地把数字数据发送到数字信号处理部分，这就产生问题了。
本发明的第二个目的是提供一种可用于快速A/D转换信号处理器的RF接收器电路和数字接收器前端电路。
本发明的第三个目的是提供一种利用快速A/D转换信号处理器的MRI装置。
本发明的第四个目的是提供一种能用于快速A/D转换信号处理器的快速A/D转换装置。
第一方面，本发明涉及一种快速A/D转换信号处理器，其特征在于包括快速A/D转换器，它以20MHz或更高的运行速度把输入的模拟信号转换成数字数据；对数字数据作数字信号处理的数字信号处理部分；以及数据存储装置，它能与快速A/D转换器提供的数据就绪信号同步地存储快速A/D转换器发出的数字数据，并与数字信号处理部分所用的用于数字信号处理的时钟信号同步地读出所存储的数字数据并将其发送到数字信号处理部分。
在第一方面的快速A/D转换信号处理器中，按照快速A/D转换器输出数字信号的定时(基于数据就绪信号的定时)将数字数据存储于数据存储装置中。按照数字信号处理部分的操作定时(按照基于数字信号处理的时钟信号的定时)将数字数据读出并发送到数字信号处理部分。因此，即使在快速A/D数字转换器的数字数据的输出与数字信号处理部分所用的数字信号处理的时钟信号之间的定时不一致时，该不一致也可因数据存储装置的介入而被吸收，数字数据可被很好地从快速A/D转换器发送到数字信号处理部分。
在上述装置中，“数据就绪信号”意味着“反映有效数据输出周期的信号”，也可称为“数据有效信号”。
第二方面，本发明涉及具有上述配置的快速A/D转换信号处理器，其特征在于所述数据存储装置包括双时钟同步FIFO(先进先出)；写入控制电路，它对反映存储开始的开始信号作出响应，与数据就绪信号同步地把快速A/D转换器发出的数字数据存储到双时钟同步FIFO；以及读出控制电路，它对由双时钟同步FIFO提供的空信号作出响应，与用于数字信号处理的时钟信号同步地从双时钟同步FIFO读出数字数据。
在第二方面的快速A/D转换信号处理器中，有可能根据外界输入的开始信号把快速A/D转换器发出的数字数据写入双时钟同步FIFO中。对数字数据写入双时钟同步FIFO时产生的空信号作出响应而从双时钟同步FIFO中读出数字数据，这样，数字数据就可被很好地从快速A/D转换器发送到数字信号处理部分。
第三方面，本发明涉及具有上述配置的快速A/D转换信号处理器，其特征在于所述读出控制电路产生并发送同步就绪信号，向外界表示数字数据已处在双时钟同步FIFO的读出中。
在第三方面的快速A/D转换信号处理器中，有可能通过对同步就绪信号进行监控而知道来自双时钟同步FIFO的数字数据的输出定时。
第四方面，本发明涉及具有上述配置的快速A/D转换信号处理器，其特征在于包括高稳定度晶体振荡器；RF倍频电路，它产生其频率是高稳定度晶体振荡器输出信号频率的倍数的RF时钟信号；以及RF脉冲变压器，它从RF时钟信号产生快速A/D转换器使用的微分RF时钟信号。
利用第四方面的快速A/D转换信号处理器，有可能很好地产生快速A/D转换器所需要的微分RF时钟信号。
第五方面，本发明涉及具有上述配置的快速A/D转换信号处理器，其特征在于包括隔离RF脉冲变压器，它可从RF时钟信号产生与该RF时钟信号电分离的分离时钟信号；以及比较器，它从所述分离时钟信号产生用于数字信号处理的时钟信号。
在第五方面的快速A/D转换信号处理器中，有可能从一种时钟信号产生快速A/D转换器微分RF时钟信号以及用于数字信号处理的时钟信号。此外，利用隔离RF脉冲变压器作为时钟转换系统可以避免噪声从模拟RF电路和数字电路中的一个电路进入另一个电路。
第六方面，本发明涉及MRI装置，其特征在于包括具有前述配置的快速A/D转换信号处理器，并且适合于利用快速A/D转换信号处理器处理接收线圈接收到的NMR信号。
利用第六方面的MRI装置，有可能很好地推进对MRI装置接收到信号的处理过程的数字化。
第七方面，本发明涉及RF接收器电路，其特征在于包括快速A/D转换器，它以20MHz或更高的操作速度把输入的模拟信号转换成数字数据；高稳定度晶体振荡器；RF倍频电路，它产生其频率是高稳定度晶体振荡器输出信号的频率的倍数的RF时钟信号；RF脉冲变压器，它从RF时钟信号产生快速A/D转换器使用的微分RF时钟信号；时钟驱动器，它向外界发送快速A/D转换器产生的数据就绪信号；隔离RF脉冲变压器，它从RF时钟信号产生与该RF时钟信号电分离的分离RF时钟信号；比较器，它从所述分离RF时钟信号产生用于数字信号处理的时钟信号；以及锁存器，它保持并与数据就绪信号同步地发送快速A/D转换器发送的数字数据。
利用第七方面的RF接收器电路，有可能很好地推进对MRI装置接收到的信号的处理过程的数字化。
第八方面，本发明涉及数字接收器前端电路，其特征在于包括第一时钟缓冲器，它从第一输入时钟信号产生数据就绪信号；第二时钟缓冲器，它从第二输入时钟信号产生用于数字信号处理的时钟信号并将其向外发送；锁存器，它保持并与数据就绪信号同步地发送输入的数字数据；以及数据存储装置，它与数据就绪信号同步地存储锁存器发送的数字数据并与用于数字信号处理的时钟信号同步地读出并发送所存储的数字数据。
利用第八方面的数字接收器前端电路，有可能很好地推进对MRI装置接收到信号的处理过程的数字化。
第九方面，本发明涉及具有上述配置的数字接收器前端电路，其特征在于所述数据存储装置包括双时钟同步FIFO(先进先出)；写入控制电路，它对表示存储开始的开始信号作出响应，与数据就绪信号同步地把输入的数字信号存储到双时钟同步FIFO；读出控制电路，它对双时钟同步FIFO提供的空信号作出响应，与用于数字信号处理的时钟信号同步地从双时钟同步FIFO读出数字数据。
利用第九方面的数字接收器前端电路，有可能很好地推进对MRI装置接收到的信号的处理过程的数字化。
第十方面，本发明涉及具有上述配置的数字接收器前端电路，其特征在于所述读出控制电路产生并发出同步就绪信号，向外界表示数字数据已处在双时钟同步FIFO的读出中。
利用第十方面的数字接收器前端电路，有可能很好地推进对MRI装置接收到的信号的处理过程的数字化。
第十一方面，本发明涉及一种MRI装置，其特征在于包括具有上述配置的RF接收器电路；具有上述配置的数字接收器前端电路；以及数字信号处理部分，其特征还在于把接收线圈接收到的NMR信号作为输入模拟信号输入到RF接收器电路；把RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到数字接收器前端电路；把由RF接收器电路的时钟驱动器提供的数据就绪信号作为第一输入信号输入到数字接收器前端电路；把由RF接收器电路的比较器提供的用于数字信号处理的时钟信号作为第二输入时钟信号输入到数字接收器前端电路；以及把由数字接收器前端电路的双时钟FIFO发出的数字数据和由第二时钟缓冲器提供的用于数字信号处理的时钟信号输入到数字信号处理部分。
利用第十一方面的数字接收器前端电路，有可能根好地推进对接收到的信号的处理过程的数字化。
第十二方面，本发明涉及MRI装置，其特征在于包括具有上述配置的RF接收器电路；具有上述配置的数字接收器前端电路；数字信号处理部分；以及控制逻辑部分，它对脉冲序列作出响应而产生开始信号并将其输入到数字接收器前端电路，其特征还在于把接收线圈接收到的NMR信号作为输入模拟信号输入到RF接收器；把RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到数字接收器前端电路；把由RF接收器电路的时钟驱动器提供的数据就绪信号作为第一输入时钟信号输入到数字接收器前端电路；把由RF接收器电路的比较器提供的用于数字信号处理的时钟信号作为第二输入时钟信号输入到数字接收器前端电路；把数字接收器前端电路的双时钟FIFO发出的数字数据和由第二时钟缓冲器提供的用于数字信号处理的时钟信号输入到数字信号处理部分中；以及把由数字接收器前端电路的第二时钟缓冲器提供的用于数字信号处理的时钟信号输入到控制逻辑部分。
利用第十二方面的数字接收器前端电路，有可能很好地推进对接收到的信号的处理过程的数字化。
第十三方面，本发明涉及MRI装置，其特征在于包括具有上述配置的RF接收器电路；具有上述配置的数字接收器前端电路；数字信号处理部分；以及控制逻辑部分，它对脉冲序列作出响应而产生开始信号并将其输入到数字接收器前端电路，其特征还在于把接收线圈接收到的NMR信号作为输入模拟信号输入到RF接收器电路；把RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到数字接收器前端电路；把由RF接收器电路的时钟驱动器提供的数据就绪信号作为第一输入时钟信号输入到数字接收器前端电路；把由RF接收器电路的比较器提供的用于数字信号处理的时钟信号作为第二输入时钟信号输入到数字接收器前端电路；把数字接收器前端电路的双时钟FIFO发出的数字数据和由第二时钟缓冲器提供的用于数字信号处理的时钟信号输入到数字信号处理部分；以及把由数字接收器前端电路的读出控制电路提供的同步就绪信号和由第二时钟缓冲器提供的用于数字信号处理的时钟信号输入到控制逻辑部分。
利用第十三方面的数字接收器前端电路，有可能很好地推进对接收到的信号的处理过程的数字化。
第十四方面，本发明涉及一种快速A/D转换装置，其特征在于包括快速A/D转换器，它以20MHz或更高的操作速度把输入的模拟信号转换成数字数据；以及数据存储装置，它能与快速A/D转换器提供的数据就绪信号同步地存储快速A/D转换器发出的数字数据，并与外界提供的读出时钟信号同步地读出所存储的数字数据。
在第十四方面的快速A/D转换装置中，数字数据按照来自快速A/D转换器的数字信号的输出时序存储于数据存储装置中。与从外界提供的读出时钟信号同步地从数据存储装置中读出所述数字数据。因此，即使在快速A/D数字转换器的数字数据的输出与处理数字数据的外部电路所用的数字信号处理的时钟信号之间存在定时的不一致性，该不一致性也可被吸收。
第十五方面，本发明涉及具有上述配置的快速A/D转换装置，其特征在于所述数据存储装置包括双时钟同步FIFO(先进先出)；写入控制电路，它对外部提供的开始信号作出响应而与数据就绪信号同步地把快速A/D转换器发出的数字数据存储到双时钟同步FIFO；以及读出控制电路，它对双时钟同步FIFO提供的空信号作出响应而与读出时钟信号同步地从双时钟同步FIFO读出数字数据。
在第十五方面的快速A/D转换装置中，有可能通过从外界提供开始信号而把快速A/D转换器发出的数字数据写入双时钟同步FIFO。对数字数据写入双时钟同步FIFO时产生的空信号作出响应而从双时钟同步FIFO读出数字数据，因此，有可能把来自快速A/D转换器的数字数据很好地发送到处理数字数据的外部电路。
第十六方面，本发明涉及具有上述配置的快速A/D转换装置，其特征在于所述读出控制电路产生并发送同步就绪信号，向外界表示数字数据已处在双时钟同步FIFO的读出中。
在第十六方面的快速A/D转换装置中，有可能通过对同步就绪信号的监控而知道来自双时钟同步FIFO的数字数据的输出时序。
根据本发明的快速A/D转换信号处理器，即使在快速A/D数字转换器的数字数据的输出与数字信号处理部分所用的数字信号处理的时钟信号之间存在定时不一致性，该不一致性也可被吸收，并将来自快速A/D转换器的数字数据很好地发送到数字信号处理部分。
根据本发明的RF接收器电路和数字接收器前端电路，就可很好地设置快速A/D转换信号处理器。
根据本发明的MRI装置，有可能获得接收到的信号的处理过程的数字化。
从以下对附图中图解说明的实施例的描述可以明白本发明的其他目的和优点。
图2是显示基于第一实施例的快速A/D转换信号处理器的方框图。
图3是显示写入控制电路的配置的实例的方框图。
图4是显示读出控制电路的配置的实例的方框图。
图5是第一实施例的信号的流程图。
图6是显示基于第二实施例的快速A/D转换信号处理器的方框图。
第一实施例
图1是显示基于第一实施例的MRI装置100的方框图。
在MRI装置100中，磁组件1具有安置检查对象的空间部分(腔)，在此空间部分周围布置有静态磁场线圈1p，它对所述对象施加恒定的静态磁场；梯度磁场线圈1g，用以产生x轴、y轴和z轴的梯度磁场(通过x轴，y轴和z轴的组合形成切片梯度轴，读出梯度轴和相位编码梯度轴)；发射线圈1t，它产生RF脉冲，引发对象中的原子核自旋；接收线圈1r，它检测来自对象的NMR信号。静态磁场线圈1p，梯度磁场线圈1g，发射线圈1t，和接收线圈1r分别连接至静态磁场电源2，梯度磁场驱动电路3，RF功率放大器4和前置放大器5。
可用永久磁铁代替静态磁场线圈1p和静态磁场电源2。
序列存储电路6根据来自计算机7的指令并基于存储的脉冲序列对梯度磁场驱动电路3产生影响、使得磁组件1的梯度磁场线圈1g产生梯度磁场并且对门调制电路8产生影响、以便把RF振荡电路9的载波输出信号调制成具有一定时序和一定包络的脉冲信号，把所得的RF脉冲输入到RF功率放大器4，并且把放大的RF脉冲加到磁组件1的发射线圈1t，以便选择性地激励预期的成象平面。
前置放大器5把来自对象的由磁组件1的接收线圈1r接收的NMR信号放大，把放大的信号输入到快速A/D转换信号处理器10。快速A/D转换信号处理器10把NMR信号转换成数字数据，进行数字信号处理，并把所得数据输入到计算机7。下文中将对快速A/D转换信号处理器10作详细说明。
控制逻辑电路部分11根据来自计算机7的指令控制快速A/D转换信号处理器10的操作。
计算机7接收来自控制台12的信息。计算机7从快速A/D转换信号处理器10读入数字数据，进行图象重建计算，以便产生MR图象。计算机7还进行包括上述控制在内的一般控制。
显示单元13显示MR图象。
图2是显示快速A/D转换信号处理器10的配置的实例的方框图。
快速A/D转换信号处理器10包括RF接收器电路20、数字接收器前端电路30和数字信号处理电路40。
将RF接收器电路20相对于数字电路(包括数字接收器前端电路30和数字信号处理电路40)作电磁屏蔽，以便避免噪声进入数字电路。
RF接收器电路20包括快速A/D转换器21，它以20MHz、40MHz、等的操作速度把输入的NMR信号转换成数字数据D_AD；高稳定度晶体振荡器22；RF倍频电路23，它产生其频率是高稳定度晶体振荡器22的输出信号频率的倍数的RF时钟信号；快速A/D转换器的RF脉冲变压器，它从RF时钟信号产生快速A/D转换器使用的微分RF时钟信号ENC/ENC*；时钟驱动器25，它将快速A/D转换器21提供的数据就绪信号DATA_RDY倒相并发送到外界；隔离RF脉冲变压器26，它从RF时钟信号产生一个与RF时钟信号电分离的分离时钟信号；比较器27，它从所述分离的时钟信号产生用于数字信号处理的时钟信号；以及锁存器28，它保持由快速A/D转换器21发出的数字数据D_AD并且与数据就绪信号同步地发出数字数据D_RF。
图5显示微分RF时钟信号ENC/ENC*、数字数据D_AD，数据就绪信号DATA_RDY和数字数据D_RF的定时。
数字数据D_AD在微分RF时钟信号ENC的上升缘(ENC*的下降缘)发出。在数字数据D_AD稳定的时候产生数据就绪信号DATARDY。数字数据D_RF在数据就绪信号DATA_RDY的上升缘发出。
回到图2，数字接收器前端电路30包括第一时钟缓冲器31，它从由RF接收器电路20的时钟驱动器25提供的数据就绪信号DATARDY产生数据就绪信号CLK_AD；第二时钟缓冲器32，它从由RF接收器电路20的比较器27提供的用于数字信号处理的时钟信号产生用于数字信号处理的时钟信号CLK_DIG并将其向外界发送；锁存器33，它保持由RF接收器电路20的锁存器28提供的数字数据D_RF并与数据就绪信号CLK_AD同步地发送数字数据D_DIG；双时钟同步FIFO 34，当写入请求信号WRREQ变为“H”时它与数据就绪信号CLK_AD同步地存储数字数据D_DIG，当它存储了至少一条数字数据D_DIG时就把空信号EMPTY变成“L”，并且当读出请求信号RDREQ变为“H”时它与数据就绪信号CLK_DIG同步地读出存储的数字数据D_DIG并发送数字数据D_FIFO；写入控制电路35，它对由控制逻辑部分11提供的开始信号START作出响应而与数据就绪信号CLK_AD同步地把写入请求信号WRREQ变为“H”；读出控制电路36，它对由双时钟同步FIFO 34提供的空信号EMPTY作出响应而与用于数字信号处理的时钟信号CLK_DIG同步地把读出请求信号RDREQ变为“H”并产生和向外界发送同步就绪信号SYNC_RDY，用以向外界表示数字数据D_FIFO已处于从双时钟同步FIFO 34发送的状态。
图3显示写入控制电路35的实例。
写入控制电路35由两个串联的D型(双稳态)触发电路351和352构成，在表示存储开始的开始信号START变为“H”后，写入请求信号WRREQ在数据就绪信号CLK_AD的时钟的第二个上沿变为“H”。
图4显示读出控制电路36的实例。
读出控制电路36由倒相电路361，AND(与)门362，两个串联的D型(双稳态)触发电路363和364构成，在写入请求信号WRREQ变为“H”和空信号EMPTY变为“L”后，读出请求信号RDREQ和同步就绪信号SYNC_RDY在用于数字信号处理的时钟信号CLKDIG的第一和第二上沿分别变为“H”。
图5显示以下各信号的定时数据就绪信号CLK_AD；用于数字信号处理的时钟信号CLK_DIG；写入请求信号WRREQ；存储在双时钟同步FIFO 34中的数字数据(FIFO)；空信号EMPTY；读出请求信号RDREQ；从双时钟同步FIFO 34发出的数字数据D_FIFO；以及同步就绪信号SYNC_RDY。
在数据就绪信号CLK_AD的上沿，数字数据D_DIG由锁存器33发出。当开始信号START变为“H”时，写入请求信号WRREQ在数据就绪信号CLK_AD的第二上沿变为“H”。在写入请求信号WRREQ为“L”期间，双时钟同步FIFO 34不存储数字数据D_DIG。当写入请求信号WRREQ变为“H”时，双时钟同步FIFO 34存储数字数据D_DIG。当双时钟同步FIFO 34不存储数字数据D_DIG时，它发出的空信号EMPTY是“H”，当它存储了至少一条数字数据D_DIG时，就把空信号EMPTY变为“L”。在写入请求信号WRREQ变为“H”和空信号EMPTY变为“L”后，读出请求信号RDREQ在用于数字信号处理的时钟信号CLK_DIG的第一上沿变为“H”。当读出请求信号RDREQ变为“H”时，双时钟同步FIFO 34与用于数字信号处理的时钟信号CLK_DIG同步地发送数字数据D_FIFO。在读出请求信号RDREQ变为“H”后，同步就绪信号SYNC_RDY在用于数字信号处理的时钟信号CLK_DIG的第二上沿变为“H”。
数字信号处理部分40基于用于数字信号处理的时钟信号CLKDIG运作，以便读入数字数据D_FIFO并进行数字信号处理，例如数字解调(数字正交检波)和数字滤波，然后将所得数据发送给计算机7。
控制逻辑部分11基于用于数字信号处理的时钟信号CLK_DIG运作，以便根据计算机7的指令把开始信号START变为“H”或“L”。它还在同步就绪信号SYNC_RDY变为“H”后启动数字信号处理部分40的操作。
计算机7在上电时发出指令把开始信号START变为“L”，在即将开始收集数据前发出指令把开始信号START变为“H”，在收集数据完成时发出指令把开始信号START变为“H”。
根据以上描述的快速A/D转换信号处理器10，即使在快速A/D数字转换器21的数字数据D_AD的输出与数字信号处理部分40所用的用于数字信号处理的时钟信号CLK DIG之间存在定时的不一致性，也能用双时钟同步FIFO 34吸收这种不一致性而将快速A/D数字转换器21输出的数字数据D_AD很好地发送到数字信号处理部分40。基于容易转换工作时钟频率，它适用于任意磁场强度(如0.2T-1.5T，3T和4T)的MRI装置。
根据以上描述的RF接收器电路20和数字接收器前端电路30，有可能很好地配置快速A/D转换信号处理器10。
根据以上描述的MRI装置，有可能实现接收到的信号的处理过程的数字化。
第二实施例图6是显示快速A/D转换信号处理器10的配置的另一实例的方框图。
快速A/D转换信号处理器10包括快速A/D转换装置50；时钟电路60；以及以LSI(大规模集成)器件的形式构成的数字信号处理电路40。
快速A/D转换装置50包括快速A/D转换器21，它以20MHz、40MHz等操作速度把输入的NMR信号转换成数字数据D_AD；双时钟同步FIFO 34，当写入请求信号WRREQ变为“H”时它与数据就绪信号CLK_AD同步地存储数字数据D_DIG，当它存储了至少一条数字数据D_DIG时就把空信号EMPTY变成“L”，当读出请求信号RDREQ变为“H”时它与用于数字信号处理的时钟信号CLK_DIG同步地读出存储的数字数据D_DIG并发送数字数据D_FIFO；写入控制电路35，它对由控制逻辑部分11提供的开始信号START作出响应，与数据就绪信号CLK_AD同步地把写入请求信号WRREQ变为“H”；以及读出控制电路36，它对由双时钟同步FIFO 34提供的空信号EMPTY作出响应，与时钟信号CLK_DIG同步地把读出请求信号RDREQ变为“H”并产生和向外界发送同步就绪信号SYNC_RDY，用以向外界表示数字数据D_FIFO已处于从双时钟同步FIFO 34发送的状态。
时钟电路60包括高稳定度晶体振荡器22；RF倍频电路23，它产生其频率是高稳定度晶体振荡器22的输出信号频率的倍数的RF时钟信号；用于快速A/D转换器的RF脉冲变压器24，它从RF时钟信号产生快速A/D转换器使用的微分RF时钟信号ENC/ENC*；隔离RF脉冲变压器26，它从RF时钟信号产生一个与RF时钟信号电分离的分离时钟信号；比较器27，它从所述分离的时钟信号产生用于数字信号处理的时钟信号；以及时钟缓冲器32，它从由比较器27提供的用于数字信号处理的时钟信号产生用于数字信号处理的时钟信号CLK_DIG。
根据以上描述的快速A/D转换信号处理器10，可达到实际上与第一实施例相同的操作和有效性。由于采用LSI设计的快速A/D转换装置50，元件数可较少。
快速A/D转换装置50的LSI能以高速发送并行数字数据，可以与DSP(数字信号处理器)等一起使用于其他目的(如，支持高质量和高动态范围通信的软件无线通信单元)。
其它实施例可用PLL(锁相回路)合成器电路来代替RF倍频电路23。
可以利用上电复位信号将开始信号START转变为“H”。
所述电路的全部或部分可由可编程器件构成，如CPLD(复杂可编程逻辑器件)和FPGA(现场-可编程逻辑阵列)。
在不背离本发明的精神和范围的原则下，可构成本发明的许多不同的实施例。显然，除了附后的权利要求书中所限定的之外，本发明不限于说明书中所描述的具体实施例。符号图1100.MRI装置，1g.梯度磁场线圈1t.发射线圈，1p.静态磁场线圈1r.接收线圈，1.磁组件3.梯度磁场驱动线圈，4.RF功率放大器，2.静态磁场电源，5.前置放大器，8.门调制电路，9.RF振荡电路，10.快速A/D转换信号处理器，6.序列储存电路，7.计算机11.控制逻辑部分，13.显示单元，12.操作台图210.快速A/D转换信号处理器，输入NMR信号，20.RF接收线圈，21.快速A/D转换器，28.锁存器，24.RF脉冲变压器，25.时钟驱动器(倒相)，23.RF倍频电路，22.高稳定度晶体振荡器，26.RF脉冲变压器，27.比较器，连接件30.数字接收器前端电路，33.锁存器，
34.双时钟同步FIFO，31.时钟缓冲器(非倒相)，35.写入控制电路，36.读出控制电路，32.时钟缓冲器(非倒相)，40.数字信号处理部分，11.控制逻辑部分图335.写入控制电路图436.读出控制电路图610.快速A/D转换信号处理器，输入NMR信号，21.快速A/D转换器，34.双时钟同步FIFO，35.写入控制电路，36.读出控制电路，60.时钟电路，24.RF脉冲变压器，22.高稳定度晶体振荡器，23.RF倍频电路，26.RF脉冲变压器，27.比较器，32.时钟缓冲器(非倒相)，40.数字信号处理部分，11.控制逻辑部分
权利要求
1.一种快速A/D转换信号处理器，它包括快速A/D转换器，它以20MHz或更高的操作速度把输入的模拟信号转换成数字数据；对数字数据进行数字信号处理的数字信号处理部分；以及数据存储器，它能与由所述快速A/D转换器提供的数据就绪信号同步地存储所述快速A/D转换器发出的数字数据，并与所述数字信号处理部分使用的用于数字信号处理的时钟信号同步地读出所存储的数字数据并将其发送到所述数字信号处理部分。
2.如权利要求1所述的快速A/D转换信号处理器，其特征在于所述数据存储器包括双时钟同步FIFO(先进先出)；写入控制电路，它对反映存储开始的开始信号作出响应，与数据就绪信号同步地把所述快速A/D转换器发出的数字数据存储到所述双时钟同步FIFO；以及读出控制电路，它对由所述双时钟同步FIFO提供的空信号作出响应，与用于数字信号处理的时钟信号同步地从所述双时钟同步FIFO读出数字数据。
3.如权利要求2所述的快速A/D转换信号处理器，其特征在于所述读出控制电路产生并发送同步就绪信号，用于向外界表示数字数据已处在从所述双时钟同步FIFO读出的状态下。
4.如权利要求1所述的快速A/D转换信号处理器，其特征在于还包括高稳定度晶体振荡器；RF倍频电路，它产生其频率是所述高稳定度晶体振荡器输出信号频率的倍数的RF时钟信号；以及RF脉冲变压器，它从所述RF时钟信号产生所述快速A/D转换器需使用的微分RF时钟信号。
5.如权利要求4所述的快速A/D转换信号处理器，其特征在于还包括隔离RF脉冲变压器，它从所述RF时钟信号产生一个与所述RF时钟信号电分离的分离RF时钟信号；以及比较器，它从所述分离RF时钟信号产生用于数字信号处理的时钟信号。
6.一种MRI装置，它包括权利要求1的快速A/D转换信号处理器，并且适用于利用所述快速A/D转换信号处理器处理由接收线圈接收的NMR信号。
7.一种RF接收器电路，它包括快速A/D转换器，它以20MHz或更高的操作速度把输入的模拟信号转换成数字数据；高稳定度晶体振荡器；RF倍频电路，它产生其频率是所述高稳定度晶体振荡器输出信号的频率的倍数的RF时钟信号；RF脉冲变压器，它从所述RF时钟信号产生所述快速A/D转换器使用的微分RF时钟信号；时钟驱动器，它向外界发送所述快速A/D转换器产生的数据就绪信号；隔离RF脉冲变压器，它从所述RF时钟信号产生一个与所述RF时钟信号电分离的分离RF时钟信号；比较器，它从所述分离的RF时钟信号产生用于数字信号处理的时钟信号；以及锁存器，它保持并与所述数据就绪信号同步地发送所述快速A/D转换器发送的所述数字数据。
8.一种数字接收器前端电路，它包括第一时钟缓冲器，它从第一输入时钟信号产生数据就绪信号；第二时钟缓冲器，它从第二输入时钟信号产生用于数字信号处理的时钟信号并将其向外发送；锁存器，它保持并与所述数据就绪信号同步地发送输入的数字数据；以及数据存储装置，它与所述数据就绪信号同步地存储所述锁存器发送的所述数字数据并与所述用于数字信号处理的时钟信号同步地读出并发送所存储的数字数据。
9.如权利要求8所述的数字接收器前端电路，其特征在于所述数据存储器包括双时钟同步FIFO(先进先出)；写入控制电路，它对表示存储开始的开始信号作出响应，与所述数据就绪信号同步地把所述输入的数字信号存储到所述双时钟同步FIFO；以及读出控制电路，它对由所述双时钟同步FIFO提供的空信号作出响应，与所述用于数字信号处理的时钟信号同步地从所述双时钟同步FIFO读出所述数字数据。
10.如权利要求9所述的数字接收器前端电路，其特征在于所述读出控制电路产生并发出同步就绪信号，用于向外界表示数字数据已处在从所述双时钟同步FIFO中读出的状态。
11.一种MRI装置，它包括权利要求7的RF接收器电路；权利要求8的数字接收器前端电路；以及数字信号处理部分；其中，把接收线圈接收到的NMR信号作为输入模拟信号输入到所述RF接收器电路；把所述RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到所述数字接收器前端电路；把由所述RF接收器电路的时钟驱动器提供的所述数据就绪信号作为第一输入信号输入到所述数字接收器前端电路；把由所述RF接收器电路的所述比较器提供的用于数字信号处理的所述时钟信号作为第二输入时钟信号输入到所述数字接收器前端电路；以及把所述数字接收器前端电路的所述双时钟FIFO发出的数字数据和由所述第二时钟缓冲器提供的用于数字信号处理的所述时钟信号输入到所述数字信号处理部分。
12.一种MRI装置，它包括权利要求7的RF接收器电路；权利要求9或10的数字接收器前端电路；数字信号处理部分；以及控制逻辑部分，它对脉冲序列作出响应，产生开始信号并将其输入到所述数字接收器前端电路；其中，把接收线圈接收到的NMR信号作为输入模拟信号输入到所述RF接收器电路；把所述RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到所述数字接收器前端电路；把由所述RF接收器电路的时钟驱动器提供的所述数据就绪信号作为第一输入时钟信号输入到所述数字接收器前端电路；把由所述RF接收器电路的比较器提供的用于数字信号处理的所述时钟信号作为第二输入时钟信号输入到所述数字接收器前端电路；把所述数字接收器前端电路的所述双时钟FIFO发出的所述数字数据和由所述第二时钟缓冲器提供的用于数字信号处理的所述时钟信号输入到所述数字信号处理部分；以及把由所述数字接收器前端电路的所述第二时钟缓冲器提供的用于数字信号处理的所述时钟信号输入到所述控制逻辑部分。
13.一种MRI装置，它包括权利要求7的所述RF接收器电路；权利要求10的所述数字接收器前端电路；数字信号处理部分；以及控制逻辑部分，它对脉冲序列作出响应，产生开始信号并将其输入到所述数字接收器前端电路；其中，把接收线圈接收到的NMR信号作为输入模拟信号输入到所述RF接收器电路；把所述RF接收器电路的锁存器发出的数字数据作为输入数字数据输入到所述数字接收器前端电路；把由所述RF接收器电路的所述时钟驱动器提供的所述数据就绪信号作为第一输入时钟信号输入到所述数字接收器前端电路；把由所述RF接收器电路的所述比较器提供的用于数字信号处理的所述时钟信号作为第二输入时钟信号输入到所述数字接收器前端电路；把所述数字接收器前端电路的所述双时钟FIFO发出的所述数字数据和由所述第二时钟缓冲器提供的用于数字信号处理的所述时钟信号输入到所述数字信号处理部分；以及把由所述数字接收器前端电路的所述读出控制电路提供的所述同步就绪信号和由所述第二时钟缓冲器提供的用于数字信号处理的所述时钟信号输入到所述控制逻辑部分。
14.一种快速A/D转换装置，它包括快速A/D转换器，它以20MHz或更高的操作速度把输入的模拟信号转换成数字数据；以及数据存储装置，它能与所述快速A/D转换器提供的数据就绪信号同步地存储所述快速A/D转换器发出的数字数据，并与外界提供的读出时钟信号同步地读出所存储的数字数据。
15.如权利要求14所述的快速A/D转换装置，其特征在于所述数据存储器包括双时钟同步FIFO(先进先出)；写入控制电路，它对外部提供的开始信号作出响应，与所述数据就绪信号同步地把所述快速A/D转换器发出的数字数据存储到所述双时钟同步FIFO；以及读出控制电路，它对由所述双时钟同步FIFO提供的空信号作出响应，与所述读出时钟信号同步地从所述双时钟同步FIFO读出数字数据。
16.如权利要求15所述的快速A/D转换装置，其特征在于所述读出控制电路产生并发送同步就绪信号，用以向外界表示数字数据已处在从所述双时钟同步FIFO读出的状态下。
全文摘要
为了很好地把数字数据从快速A/D变换器发送到数字信号处理部分,使数字数据与快速A/D变换器的数字数据的输出保持同步地(按照基于数据就绪信号DATA_RDY的时序)存储在双时钟同步FIFO中。双时钟同步FIFO与数字信号处理部分的操作同步地(按照基于数字信号处理用的时钟信号CLK DIG的时序)读出数字数据D_FIFO并将其发送到数字信号处理部分。
文档编号A61B5/055GK1385135SQ0211997
公开日2002年12月18日 申请日期2002年5月13日 优先权日2001年5月11日
发明者宫野洋行 申请人:Ge医疗系统环球技术有限公司