一种高速模数处理电路的制作方法
【技术领域】
[0001]本发明涉及高速数据处理技术领域，更具体地，涉及一种高速模数处理电路。
【背景技术】
[0002]模数转换是将模拟输入信号转换为N位二进制数字输出信号的技术。采用数字信号处理能够方便地实现各种先进的自适应算法，完成模拟电路无法实现的功能，因此，越来越多的模拟信号处理正在被数字技术所取代。与之相应的是，作为模拟系统和数字系统之间桥梁的模数转换的应用日趋广泛。
[0003]有多种类型的模数转换器(ADC)已经广泛用于各种应用当中。闪速式(flash)ADC在一瞬间比较模拟信号电压和多个电压电平，产生一个代表该模拟电压的多比特数字值。逐次逼近ADC使用一系列阶段将一个模拟电压转换成数字比特。每个阶段比较一个模拟电压和一个参考电压，产生一个数字比特。在分级比较(sub-ranging)ADC中，每个阶段比较一个模拟电压和几个电压电平，所以每个阶段产生几个比特。在管线中，随后的阶段比在前的阶段产生更低的有效数字比特。
[0004]常见的模数转换器结构主要有积分式、逐次逼近式、flash结构、pipeline结构、循环结构模数转换器，其中循环结构模数转换器在速度、功耗和面积等折中性能方面具有优势，应用非常广泛。
[0005]虽然模数变换器(ADC)的结构目前已有很多种，但高速模数变换器往往需使用多个比较器，如所谓的闪电ADC(Flash ADC)。这种结构下比较器的数目与模数变换器的精度位数成指数关系增长，因此很难实现高精度。可行的办法，是使用两个低精度的高速ADC通过二次变换原理实现高精度。具体过程是:1.通过一个ADC (粗变换ADC)对输入的模拟信号进行一次粗变换，得到输入模拟信号的高位部分数字化值。2.利用数模变换器(DAC)将粗结果转换成相应的模拟信号，去减原始的输入模拟信号以得到残差，并将残差放大若干倍。3.通过另一个ADC(精变换ADC)对放大后的残差信号做模数变换，得到输入模拟信号的低位部分数字化值。将两次低精度的变换值相组合，即可得到高精度的结果。由于上述过程中各个步骤顺序进行，使高精度ADC的整体速度比其内部子ADC的速度慢了很多。
[0006]然而，上述方案需要模拟信号和数字信号二者的完善协调和处理，这对于硬件电路的设计以及模数转换电路的制作工艺以及测试都带来了很多不便之处。尤其是对于高速的模数转换器来说，其电路的复杂程度影响了最终的成本居高不下。
【发明内容】
[0007]本发明为了降低高速模数转换装置对于模拟电路和数字电路之间相互协调的要求和成本，提供了一种高速模数处理电路，采样和保持电路、乘法器电路、多个比较器以及分级量化电路，其中，输入信号和所述采样和保持电路的输入端相连，输出采样和保持信号；所述采样和保持信号和所述乘法器的输入端相连，输出被扩大的采样和保持信号；所述被扩大的采样和保持信号与多个比较器形成一一对应的连接，所述分级量化电路包括高速DSP芯片、电源芯片、存储芯片和加法器阵列芯片，所述高速DSP芯片和存储芯片均为多片，其中，所述各片高速DSP芯片中的至少一些以分时复用的方式对数据进行编码，并将编码后的数据轮流存储到多片存储芯片中的至少几个中，所述各片高速DSP芯片中的另一些的至少一部分用于监控网路负荷，且剩余的高速DSP芯片用于作为上述编码用的或上述监控用的DSP芯片的备用芯片。
[0008]进一步地，所述电源芯片采用4相模组电源。
[0009]进一步地，所述DSP芯片与所述存储芯片的数量相同。
[0010]进一步地，所述加法器阵列芯片为由多个串行加法器构成的阵列。
[0011]进一步地，所述存储芯片为flash芯片。
[0012]进一步地，所述高速DSP芯片采用TI公司的TMS320F2812芯片。
[0013]进一步地，所述高速模数处理电路还包括定时刷新模块，用于刷新所述存储芯片。
[0014]进一步地，所述编码包括压缩。
[0015]本发明的有益效果是:采用分时复用的原理，对待量化的数据进行瀑布式处理，提高了数据被量化的效率和精度。此外，本发明集成了量化和编码这两个模块为一个分级量化电路，进一步提高了模数处理的速度。
【附图说明】
[0016]图1示出了根据本发明的高速模数处理电路的结构框图。
[0017]图2示出了电源芯片的电路原理图。
[0018]图3示出了 4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图。
【具体实施方式】
[0019]根据本发明的一个实施例，如图1所示，本发明的高速模数处理电路包括:采样和保持电路、8倍乘法器电路、4个比较器以及分级量化电路，其中，采样和保持电路可以采用LF398或AD583K芯片，8倍乘法器电路可以采用提供增益的放大器电路实现。
[0020]输入信号和所述采样和保持电路的输入端相连，输出采样和保持信号；所述采样和保持信号和所述乘法器的输入端相连，输出被扩大的采样和保持信号；所述被扩大的采样和保持信号与多个比较器形成一一对应的连接。所述分级量化电路包括4片高速DSP芯片、I片电源芯片、4片存储芯片，以及I片加法器阵列芯片。
[0021 ] 图2示出了电源芯片的电路原理图，其中，电源芯片包括一个多相PWM控制芯片，8位的VID信号被输送给多相PWM控制芯片作为产生输出给高速DSP芯片的Vcore电压的基准。多相PWM控制芯片产生四路脉宽可调的方波，每相错开90度相位，送到四相的MOSFET驱动芯片去。驱动芯片受到方波的控制，以一定的间隔向上桥和下桥MOS管的栅极轮流送去方波，在一个周期的一定时间里上桥导通，另一段时间里下桥导通，电流分别经过上桥和下桥流过扼流圈，四相的电流合在一起，由滤波电容平滑就得到了输出的Vcore。当负载变化或者输出电压有偏差时，多相PWM控制芯片将监测到变化，相应地调整PWM方波信号的脉宽占空比，输出电压就受调节回到预定值。这样的电源芯片能够为本发明的高速处理提供稳定的电压，有助于维护工作器件的稳定性。
[0022]图3示出了 4片TMS320F2812芯片和4片flash芯片的数据信号连接示意图，这也是分级量化电路的主体结构示意图。高速DSP芯片I和高速DSP芯片2为对数据进行编码的高速DSP芯片；高速DSP芯片I分别连接flash芯片1、flash芯片2和flash芯片3，高速DSP芯片2分别连接flash芯片1、flash芯片3和flash芯片4。高速DSP芯片3为监控加法器阵列芯片的负荷的高速DSP芯片，且分别连接flash芯片1、flash芯片2和flash芯片3。高速DSP芯片4为向高速DSP芯片1_3提供冗余的高速DSP芯片，且分别连接flash芯片2和flash芯片4。
[0023]下面通过举例的方式详细说明本发明的上述分时复用的原理。多路复用器MUX根据计时器(未示出)的PWM时序控制4片高速DSP芯片的开启时序。该计时器输出的PWM时序的周