一种频率校准方法及装置的制造方法
【技术领域】
[0001 ] 本发明涉及集成电路技术领域，尤其涉及一种频率校准方法及装置。
【背景技术】
[0002]自动频率控制是使输出信号频率与给定频率保持确定关系的自动控制方法，在电子设备中被广泛应用于稳频或锁相。具体用在锁相环(Phase Locked Loop, PLL)内部,对与参考时钟偏差不大的PLL输出时钟进行频率校准，使PLL输出一个较精确的时钟。
[0003]实现自动频率控制的频率校准电路多种多样，目前PLL内部一种较常见的自动频率控制方法是:数字控制振荡器电容，从而调节振荡器振荡频率。针对这种技术，具体可以使用计数器比较待校准时钟频率(即振荡器的振荡频率)与参考时钟频率的快慢，根据比较结果相应地调节输出控制字控制振荡器电容，从而调节振荡频率。具体的，同时在一段时间内对参考时钟与待校准时钟进行计数，如果参考时钟计数器先到达预定数值，则认为待校准时钟较慢，调节输出控制字，使控制字减1，从而加快待校准时钟的频率。反之，如果待校准时钟计数器先到达预设定值，则认为待校准时钟较快，调节输出控制字，使控制字加I。按照这种方反复校准，直到校准时钟与参考时钟相等时停止校准。
[0004]现有的自动频率控制存在如下问题:
[0005]计数器的计数时间比较长:当其中一个计数器计数到预定数值时才调节输出控制字，并且从电路上分析可知预定数值不太好确定，因为如果预定数值设置太小，则会影响频率调节的精确度。如果预设定值设置太大，则增加了频率调节时间。
[0006]另外，每次调节待校准时钟的频率，控制字只能以加I或者减I的方式跳变，跳变方式不灵活，且频率调节效率较低。
【发明内容】
[0007]本发明的目的是提供一种频率校准方法及装置，以解决计数器的计数时间较长的问题。
[0008]本发明的目的是通过以下技术方案实现的:
[0009]一种频率校准方法，包括:
[0010]将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
[0011]当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
[0012]本发明实施例提供的方法，对两个计数值进行实时比较，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
[0013]较佳地，将上述待校准时钟计数器的计数值与上述参考时钟计数器的计数值在参考时钟域进行实时比较。
[0014]具体可以是:在待校准时钟域，将上述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；在上述参考时钟域，将转换为格雷码的上述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；在该参考时钟域，将转换为二进制数的上述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
[0015]基于上述任意方法实施例，较佳地，当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以但不仅限于是:当上述参考时钟计数器的计数值大于上述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高上述待校准时钟频率的控制字；当上述待校准时钟计数器的计数值大于上述参考时钟计数器的计数值，但小于该预设的计数阈值时，输出用于调低该述待校准时钟频率的控制字。
[0016]较佳地，输出用于调高上述待校准时钟频率的控制字的条件进一步包括:上述参考时钟计数器的计数值大于该待校准时钟计数器的计数值+1;输出用于调低该待校准时钟频率的控制字的条件进一步包括:该待校准时钟计数器的计数值大于该参考时钟计数器的计数值+1。
[0017]基于上述任意方法实施例，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字时，具体可以是:根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减I跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多个控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，还可以包括如下操作:当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，该差值越大，选择的控制字跳变方式的跳变步长越长，N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字的具体实现方式可以是:根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
[0018]选择控制字跳变方式后，还可以根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本次输出控制字调整待校准时钟频率后等待待校准时钟稳定的时间。其中，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越长，或者，选择的控制字跳变方式的跳变步长越长，对应的待校准时钟稳定等待时间越短。
[0019]基于与上述方法同样的发明构思，本发明实施例还提供一种频率校准装置，包括:
[0020]计数实时比较模块，将待校准时钟计数器的计数值与参考时钟计数器的计数值进行实时比较；
[0021]控制字输出模块，用于当待校准时钟计数器与参考时钟计数器的计数值不同时，根据比较结果输出用于调整待校准时钟频率的控制字。
[0022]本发明实施例提供的装置，只要两个计数器的计数值不同，即可输出控制字来调整待校准时钟的频率，在不影响频率调节精确度的前提下，提高了频率调节的效率。
[0023]较佳地，计数实时比较模块具体用于:将所述待校准时钟计数器的计数值与所述参考时钟计数器的计数值在参考时钟域进行实时比较。
[0024]在此基础上，较佳地，所述计数实时比较模块具体用于:
[0025]在待校准时钟域，将所述待校准时钟计数器的计数值的格式由二进制数转换为格雷码；
[0026]在所述参考时钟域，将转换为格雷码的所述待校准时钟计数器的计数值进行用于消除亚稳态的延时后转换为二进制数；
[0027]在所述参考时钟域，将转换为二进制数的所述待校准时钟计数器的计数值进行用于控制时序的延时后，与进行了相同延时的参考时钟计数器的计数值进行比较。
[0028]基于上述任意装置实施例，较佳地，控制字输出模块具体用于:
[0029]当所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值，但小于预设的计数阈值时，输出用于调高所述待校准时钟频率的控制字；
[0030]当所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值，但小于所述预设的计数阈值时，输出用于调低所述待校准时钟频率的控制字。
[0031]较佳地，输出用于调高所述待校准时钟频率的控制字的条件进一步包括:所述参考时钟计数器的计数值大于所述待校准时钟计数器的计数值+1 ;输出用于调低所述待校准时钟频率的控制字的条件进一步包括:所述待校准时钟计数器的计数值大于所述参考时钟计数器的计数值+1。
[0032]基于上述任意装置实施例，较佳地，控制字输出模块具体可以用于:根据比较结果采用二分法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用1/4跳变法输出用于调整待校准时钟频率的控制字；或者，根据比较结果采用加2减I跳变法输出用于调整待校准时钟频率的控制字。如果预先设置了多个控制字跳变方式，较佳地，根据比较结果输出用于调整待校准时钟频率的控制字之前，控制字输出模块还可以用于:当控制字的累积跳变次数未达到最大可跳变次数时，根据待校准时钟频率与参考时钟频率的差值，从预设的N种控制字跳变方式中选择输出控制字所采用的控制字跳变方式，其中，所述差值越大，选择的控制字跳变方式的跳变步长越长，所述N为不小于2的整数；相应的，根据比较结果输出用于调整待校准时钟频率的控制字时，所述控制字输出模块用于:根据比较结果采用选择的控制字跳变方式输出用于调整待校准时钟频率的控制字。
[0033]在此基础上，还可以包括等待时间确定模块，用于在所述控制字输出模块选择控制字跳变方式后，根据预先设定的控制字跳变方式与待校准时钟稳定等待时间的对应关系，确定与选择的控制字跳变方式对应的待校准时钟稳定等待时间，作为本