本发明涉及微电子技术，特别涉及一种斩波仪表放大器的直流失调校准电路。
背景技术：
现有的生物信号采集技术中，通常使用斩波仪表放大器作为前置放大器来检测低频小幅度的生物信号，以满足信号采集中低噪声指标的要求。但斩波技术会将人体运动或诸多不确定因素引起的直流失调同时调制到高频，使得前置放大器输出饱和，造成信号失真。
针对斩波技术中存在的这一问题，现有的解决方法是在斩波仪表放大器中设置带有积分器结构的反馈通路，对输出端的信号进行低通滤波，再将滤波后得到的直流信号反馈回输入端以抵消直流失调。设置有反馈通路的斩波仪表放大器如图1所示，其中，反馈环路包括跨导运算放大器ota，伪电阻，反馈电容，斩波开关以及输出耦合电容。但是这种传统方案存在着以下两方面问题：一方面，为了防止低频的生物信号被滤除，通常需要设计一个低于1hz的截止频率(典型值为0.1hz)，这种设计可能导致周期小于10s的干扰信号无法被滤除，并且，其本身的超大时常数会造成系统遭遇信号突变时校准速度慢的问题；另一方面，为了产生接近0.1hz的截止频率，设计者不得不使用片外大电容以满足设计需求，或为了达到集成在片内的目标而选择使用伪电阻(大电阻和大电容难以集成)。但是伪电阻的pvt特性差，且其漏电流模型不准确，会使得实际电路与设计的偏差相当严重，甚至使电路失效。
因此，针对现有斩波仪表放大器的直流失调消除方案中存在的问题，有必要提供一种新的直流失调消除方案。
技术实现要素：
本发明的目的在于提供一种斩波仪表放大器的直流失调校准电路，能够解决斩波仪表放大器中由电极失调引起的前置放大器输出饱和的问题。
本申请提供了一种斩波仪表放大器的直流失调校准电路，包括：第一斩波开关、第一输入耦合电容、第二输入耦合电容、前置放大器、第二斩波开关、输出电平检测电路以及失调校准电路；
第一斩波开关的正相输出端通过第一输入耦合电容与前置放大器的正相输入端电连接，第一斩波开关的反相输出端通过第二输入耦合电容与前置放大器的反相输入端电连接；
前置放大器的反相输出端与第二斩波开关的正相输入端电连接，前置放大器的正相输出端与第二斩波开关的反相输入端电连接；
第二斩波开关的正相输出端与输出电平检测电路的正相反馈输入端电连接，第二斩波开关的反相输出端与输出电平检测电路的反相反馈输入端电连接；
输出电平检测电路的n位控制信号输出端y1～yn与失调校准电路的n位控制输入端s1～sn电连接，其中n≥2且n为整数；输出电平检测电路的时钟控制输出端与失调校准电路的时钟控制输入端电连接；
失调校准电路的正相反馈输出端电连接至第一输入耦合电容与前置放大器的正相输入端之间的节点，失调校准电路的反相反馈输出端电连接至第二输入耦合电容与前置放大器的反相输入端之间的节点。
在一个优选例中，输出电平检测电路的n位控制信号输出端y1～yn与失调校准电路的n位控制输入端s1～sn电连接，包括：
输出电平检测电路的各输出端为yn，失调校准电路的各输入端sn，输出端yn与输入端sn电连接；其中，n∈(1～n)，且n为整数。
在一个优选例中，输出电平检测电路包括：第一比较器、第二比较器、第三比较器、第四比较器、n位加法器以及控制逻辑电路；
第一比较器的反相输入端和第二比较器的正相输入端作为输出电平检测电路的正相输入端，第三比较器的正相输入端和第四比较器的反相输入端作为输出电平检测电路的反相输入端；
第一比较器的正相输入端接入第一电压，第一比较器的输出端与控制逻辑电路的第一输入端电连接；
第二比较器的反相输入端接入第二电压，第二比较器的输出端与控制逻辑电路的第二输入端电连接；
第三比较器的反相输入端接入第二电压，第三比较器的输出端与控制逻辑电路的第三输入端电连接；
第四比较器的正相输入端接入第一电压，第四比较器的输出端与控制逻辑电路的第四输入端电连接；
控制逻辑电路的正相输出端与n位加法器的复位端电连接，控制逻辑电路的反相输出端与n位加法器的使能端电连接。.
在一个优选例中，控制逻辑电路的正相输出端向n位加法器的复位端发送复位信号，控制逻辑电路的反相输出端向n位加法器的使能端发送使能信号，输出电平检测电路的时钟控制输出端向失调校准电路的时钟控制输入端发送第三斩波开关的时钟控制信号，输出电平检测电路的n位控制信号输出端y1～yn向失调校准电路的n位控制输入端s1～sn发送n位修调控制信号。
在一个优选例中，失调校准电路包括：n位修调低噪声带隙基准源、第三斩波开关、第一反馈输出电容以及第二反馈输出电容；
n位修调低噪声带隙基准源的多个输入端作为失调校准电路的n位控制输入端s1～sn，第三斩波开关的时钟控制输入端作为失调校准电路的时钟控制输入端；
n位修调低噪声带隙基准源的固定基准输出端与第三斩波开关的正相输入端电连接，n位修调低噪声带隙基准源的可变基准输出端与第三斩波开关的反相输入端电连接；
第三斩波开关的第一时钟输入端和第二时钟输入端接收两相非交叠的斩波时钟；第三斩波开关的正相输出端与第一反馈输出电容的第一端电连接，第三斩波开关的反相输出端与第二反馈输出电容的第一端电连接；
第一反馈输出电容的第二端作为失调校准电路的正相反馈输出端，第二反馈输出电容的第二端作为失调校准电路的反相反馈输出端。
在一个优选例中，失调校准电路还包括：第一缓冲器和第二缓冲器；
n位修调低噪声带隙基准源的固定基准输出端与第一缓冲器的正相输入端电连接，n位修调低噪声带隙基准源的可变基准输出端与第二缓冲器的正相输入端电连接；
第一缓冲器的输出端分别与该第一缓冲器的反相端和第三斩波开关的正相输入端电连接，第二缓冲器的输出端分别与该第二缓冲器的反相端和第三斩波开关的反相输入端电连接。
在一个优选例中，输出电平检测电路用于判断前置放大器是否需要进行校准，当输出电平检测电路检测到需要进行校准时，控制失调校准电路产生直流电压以抵消输入直流失调。
在一个优选例中，直流电压是正相直流电压或反相直流电压；
随着直流电压的增加，前置放大器脱离饱和状态时直流失调校准电路停止校准工作。
在一个优选例中，n位修调低噪声带隙基准源包括：第一晶体管至第n晶体管，第一电阻至第n电阻，接地电阻和电流源；
电流源与第一晶体管的源端电连接，第n晶体管的漏端与第n+1晶体管的源端电连接，第n电阻电连接在第n晶体管的源端和漏端之间，其中，n∈(1～n-1)，且n为整数；
第n电阻电连接在第n晶体管的源端和漏端之间，接地电阻的第一端电连接第n晶体管的漏端，接地电阻的第二端接地。
在一个优选例中，第一晶体管至第n晶体管的栅端作为失调校准电路的n位控制输入端s1～sn。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均因视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征a+b+c，在另一个例子中公开了特征a+b+d+e，而特征c和d是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征e技术上可以与特征c相组合，则，a+b+c+d的方案因技术不可行而应当不被视为已经记载，而a+b+c+e的方案应当视为已经被记载。
本发明实施方式与现有技术相比，至少具有以下区别和效果：
本申请所述的的斩波仪表放大器的直流失调校准电路采用带有数字电路控制反馈环路，无需使用伪电阻，避免了实际电路与设计存在偏差，以及电路失效的问题。
进一步地，该数字电路控制反馈环路中的可变直流电压由带有多位修调功能的低噪声带隙基准源(bgr)产生，因而具有更好的鲁棒性。
进一步地，本申请所述的的斩波仪表放大器的直流失调校准电路采用带有数字电路控制反馈环路，避免了现有技术中大时常数的积分器结构，因而该斩波仪表放大器的直流失调校准电路具有更快的响应速度，能够有效的实现生物信号的采集(如ecg采集，eeg采集)。
可以理解，在本发明范围内中，本发明的上述各技术特征和在下文(如实施方式和例子)中具体描述的各技术特征之间都可以互相组合，从而构成新的或优选的技术方案。限于篇幅，在此不再一一累述。
附图说明
图1是现有技术中一种斩波仪表放大器的直流失调校准电路图；
图2是本申请实施方式中一种斩波仪表放大器的直流失调校准电路图；
图3是本申请实施方式中一种输出电平检测电路图；
图4是本申请实施方式中一种控制逻辑电路的控制信号波形图；
图5是本申请实施方式中一种失调校准电路图；
图6是本申请实施方式中一种n位修调低噪声带隙基准源的修调电路图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
本申请所涉及的术语解释：
伪电阻：由两个二极管连接的pmos背靠背连接而成的小电路，能够提供非常大的阻抗。
鲁棒性：电路性能不容易受工艺、温度、电源电压影响的性质。
dcoc电路：直流失调消除(dcoc,dcoffsetcancel)电路。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
本申请实施方式涉及一种斩波仪表放大器的直流失调校准电路；图2是本申请实施方式中一种斩波仪表放大器的直流失调校准电路图；如图2所示，该电路包括：第一斩波开关ch1、第一输入耦合电容cin1、第二输入耦合电容cin2、前置放大器amp、第二斩波开关ch2、输出电平检测电路以及失调校准电路。
第一斩波开关ch1的正相输出端out1+通过第一输入耦合电容cin1与前置放大器amp的正相输入端电连接，第一斩波开关ch1的反相输出端out1-通过第二输入耦合电容cin2与前置放大器amp的反相输入端电连接；
前置放大器amp的反相输出端与第二斩波开关ch2的正相输入端in2+电连接，前置放大器amp的正相输出端与第二斩波开关ch2的反相输入端in2-电连接；
第二斩波开关ch2的正相输出端out2+与输出电平检测电路的正相反馈输入端fb1+电连接，第二斩波开关ch2的反相输出端out2-与输出电平检测电路的反相反馈输入端fb1-电连接；
输出电平检测电路的n位控制信号输出端y1～yn依次与失调校准电路的n位控制输入端s1～sn电连接，其中n≥2且n为整数；输出电平检测电路的时钟控制输出端ctrl1与失调校准电路的时钟控制输入端ctrl2电连接；
失调校准电路的正相反馈输出端fb2+电连接至第一输入耦合电容cin1与前置放大器amp的正相输入端之间的节点，失调校准电路的反相反馈输出端fb2-电连接至第二输入耦合电容cin2与前置放大器amp的反相输入端之间的节点。
在一个实施例中，一种输出电平检测电路如图3所示，该电路包括：第一比较器cmp1、第二比较器cmp2、第三比较器cmp3、第四比较器cmp4、n位加法器以及控制逻辑电路；
第一比较器cmp1的反相输入端和第二比较器cmp2的正相输入端作为输出电平检测电路的正相输入端fb1+，第三比较器cmp3的正相输入端和第四比较器cmp4的反相输入端作为输出电平检测电路的反相输入端fb1-；
第一比较器cmp1的正相输入端接入第一电压vh，第一比较器cmp1的输出端与控制逻辑电路的第一输入端in3a电连接；
第二比较器cmp2的反相输入端接入第二电压vl，第二比较器cmp2的输出端与控制逻辑电路的输入端in3b电连接；
第三比较器cmp3的反相输入端接入第二电压vl，第三比较器cmp3的输出端与控制逻辑电路的第三输入端in3d电连接；
第四比较器cmp4的正相输入端接入第一电压vh，第四比较器cmp4的输出端与控制逻辑电路的第四输入端in3c电连接；
控制逻辑电路的正相输出端out3+与n位加法器的复位端rst电连接，控制逻辑电路的反相输出端out3-与n位加法器的使能端en电连接；
优选地，第一电压是上限电压vh,第二电压是下限电压vl；上限电压vh是前置放大器输出电压上限减去设定的电压余量得到的，下限电压vl是前置放大器输出电压下限减去设定的电压余量得到的；当前置放大器的输出大于上限电压vh或者小于下限电压vl，就认为前置放大器输出饱和。
其中，控制逻辑电路的正相输出端out3+向n位加法器的复位端rst发送复位信号，控制逻辑电路的反相输出端out3-向n位加法器的使能端en发送使能信号，输出电平检测电路的时钟控制输出端ctrl1向失调校准电路的时钟控制输入端ctrl2发送第三斩波开关ch3的时钟控制信号，输出电平检测电路的n位控制信号输出端y1～yn向失调校准电路的n位控制输入端s1～sn发送n位修调控制信号。
在一个实施例中，一种失调校准电路如图5所示，该电路包括：n位修调低噪声带隙基准源bgr、第一缓冲器buf1、第二缓冲器buf2、第三斩波开关ch3、第一反馈输出电容cfb1以及第二反馈输出电容cfb2；
n位修调低噪声带隙基准源bgr的输入端作为失调校准电路的n位控制输入端s1～sn，失调校准电路的时钟控制输入端ctrl2与第三斩波开关ch3的时钟控制输入端电连接；
n位修调低噪声带隙基准源bgr的固定基准输出端vreds与第一缓冲器buf1的正相输入端电连接，n位修调低噪声带隙基准源bgr的可变基准输出端vrefd与第二缓冲器buf2的正相输入端电连接；
第一缓冲器buf1的输出端分别与第一缓冲器buf1的反相端和第三斩波开关的正相输入端in4+电连接，
第二缓冲器buf2的输出端分别与第二缓冲器buf2的反相端和第三斩波开关的反相输入端in4-电连接；
第三斩波开关ch3的第一时钟输入端clk和第二时钟输入端clkb接收两相非交叠的斩波时钟；
第三斩波开关ch3的正相输出端out4+与第一反馈输出电容cfb1的第一端电连接，第三斩波开关(ch3)的反相输出端out4-与第二反馈输出电容cfb2的第一端电连接；
第一反馈输出电容cfb1的第二端作为失调校准电路的正相反馈输出端fb2+，第二反馈输出电容cfb2的第二端作为失调校准电路的反相反馈输出端fb2-。
在一个实施例中，输出电平检测电路用于判断前置放大器的输出是否饱和，即是否需要进行校准；当输出电平检测电路检测到需要进行校准时，控制失调校准电路产生一个正相或反相的直流电压以抵消输入直流失调，随着该直流电压的增加，使得运放脱离饱和状态时校准电路停止工作。
由于电极失调高达几百mv(例如ecg电极失调高达300mv)，dcoc电路的使用是为了防止第一级运放输出饱和，出现信号失真，但并不需要将直流失调全部滤除，将失调控制在几mv的范围之内，保证第一级运放输出不饱和就可以，因为经过第一级运放放大的直流失调可以被后级电容耦合运放滤除。
在一个实施例中，一种控制逻辑电路的控制信号波形如图4所示，优选地，其逻辑信号可根据实际需要做适当改变，该信号包括第一比较器cmp1的输出信号a、第二比较器cmp2的输出信号b、第三比较器cmp3的输出信号d、第四比较器cmp4的输出信号c、n位加法器的复位信号rst、n位加法器的使能信号en以及第三斩波开关ch3的时钟控制信号ctrl1。
其中，当a、b、c、d都为高电平时，前置放大器的两路信号都未饱和，放大器正常工作，此时rst保持高电位不进行复位，en保持为低电平，使得n位计数器停止计数并维持输出，ctrl1保持原来的状态，第三斩波器ch3保持上一个状态进行斩波；
当信号b、c变为高电位，a、d变为低电位时，前置放大器的正相输出超出上限，反相输出超出下限，前置放大器输出饱和，由正常工作转为输出饱和的异常状态，此时rst短暂地变为低电平后又回到高电平，使n位计数器复位，en变为高电平，使得n位计数器从0开始计数，ctrl1保持为高电平，ch3在正常的时钟下进行斩波；
当信号a、b、c变为高电位，d变为低电位时，前置放大器的正向输出正常，反相输出超出下限，前置放大器输出饱和，此时rst保持高电位不进行复位，en保持高电平，n位计数器继续计数，ctrl1保持为高电平，ch3在正常的时钟下进行斩波；
当信号a、d变为高电位，b、c变为低电位时，前置放大器的正相输出超出下限，反相输出超出上限，前置放大器输出饱和，rst保持高电位不进行复位，en保持高电平，n位计数器继续计数，ctrl1变为低电平，ch3在反相时钟下进行斩波；
当信号a、b、d变为高电位，c变为低电位时，前置放大器的正相输出正常，反相输出超出上限，前置放大器输出饱和，rst保持高电位不进行复位，en保持高电平，n位计数器继续计数，ctrl1保持低电平，ch3在反相时钟下进行斩波；
当信号a、c、d变为高电位，d变为低电位时，前置放大器的正相输出超出下限，反相输出正常，前置放大器输出饱和，rst保持高电位不进行复位，en保持高电平，n位计数器继续计数，ctrl1保持低电平，ch3在反相时钟下进行斩波；
当信号b、c、d变为高电位，a变为低电位时，前置放大器的正相输出超出上限，反相输出正常，前置放大器输出饱和，rst保持高电位不进行复位，en保持高电平，n位计数器继续计数，ctrl1变为高电平，ch3在正常时钟下进行斩波；
当信号a、b、c、d变为高电平时，前置放大器正常工作，rst保持高电位不进行复位，en变为低电平，n位计数器停止计数并维持输出，ctrl1保持为上一状态为高电平，ch3保持上一个状态进行斩波。
在一个实施例中，失调校准电路中控制信号s1～sn控制低噪声带隙基准源bgr产生可变的输出基准电压vrefd，而vrefs为带隙基准源bgr产生的固定基准电压。由于带隙基准源bgr输出驱动能力有限，而斩波与电容的组合使得输出电阻降低，为了增强驱动能力，在带隙基准源bgr的两个输出之后各增加一个缓冲器；优选地，当带隙基准源bgr的驱动能力足以驱动负载时可以省略第一缓冲器和第二缓冲器。失调校准电路ctrl2端输入的是斩波ch3的时钟相位控制信号；优选地，根据前置放大器两个输出信号的大小关系确定时钟相位的正反。
在一个实施例中，一种n位修调低噪声带隙基准源bgr的修调电路如图6所示，该电路包括m1～mn，电阻r1～rn以及rs。其中ibgr与基准的一个输出端vrefd相连，并电连接到晶体管m1的源端和电阻r1的一端，晶体管m1的栅端电连接控制信号s1，电阻r1的另一端电连接到晶体管m1的漏端，并电连接到晶体管m2的源端和电阻r2的一端，晶体管m2的栅端电连接控制信号s2，电阻r2的另一端电连接到晶体管m2的漏端，按照如上方式依次电连接直至晶体管mn与电阻rn，晶体管mn的栅端电连接控制信号sn，晶体管mn的源端电连接到电阻rn的一端，rn的另一端电连接到mn的漏端和电阻rs的一端，并电连接到基准的另一个输出vrefs，rs的另一端接地。
ibgr为基准输出的一路支路电流，vrefs为输出的固定基准电压，vrefd为输出的可变基准电压，通过n位控制信号s1～sn调整接入支路的阻值大小来调整输出电压值的大小。
在一个实施例中，一种n位修调低噪声带隙基准源包括：第一晶体管至第n晶体管，第一电阻至第n电阻，接地电阻和电流源；
电流源与第一晶体管的源端电连接，第n晶体管的漏端与第n+1晶体管的源端电连接第n电阻电连接在第n晶体管的源端和漏端之间，其中，n∈(1～n-1)，且n为整数；
第n电阻电连接在第n晶体管的源端和漏端之间，接地电阻的第一端电连接第n晶体管的漏端，接地电阻的第二端接地。
输出固定基准电压vrefs为第一晶体管的源端电压，输出可变基准电压vrefd第n晶体管的漏端电压；第一晶体管至第n晶体管的栅端作为失调校准电路的n位控制输入端s1～sn，通过n位控制信号s1～sn调整接入支路的阻值大小来调整输出电压值的大小。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。
在本发明提及的所有文献都在本申请中引用作为参考，就如同每一篇文献被单独引用作为参考那样。此外应理解，在阅读了本发明的上述讲授内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。