专利名称：与传感器耦合的斩波放大器电路的制作方法
技术领域：
本发明属于微弱信号检测领域，具体涉及ー种与传感器耦合的斩波放大器电路。
背景技术：
随着科技水平的不断提高，集成电路的エ艺技术得到了发展，这为传感器和读出电路集成在一起的微系统提供了保障。随着微机电系统在国民各个领域应用的不断深入，人们对微机电系统的性能要求也越来越高。具体表现在更高的集成度，更高的信噪比等。
对于微弱信号检测来说，首先要考虑的性能是检测系统的信噪比。在传统的微弱信号检测系统中，采用斩波放大器来減少读出电路的噪声，以此来提供系统的信噪比。如图I 所不(见 P. Allen and D. R. Holberg, CMOS Analog Circuit Design, P190-194, SaundersCollege Publishing, 1987)为传统的斩波放大器电路1，其中在前级放大电路10的前端提供第一乘法器11，在前级放大电路I的后端提供第一滤波器12和第二乘法器13，使用频率为fc的方波调制信号CLK来控制第一和第二乘法器11、13，该斩波放大器I的输出连接到通常为低通滤波器的第二滤波器14，前级放大器电路I输入处的噪声分量和偏移电压Vn被调制为调制信号CLK频率fc的奇数倍频率。该方法存在的问题是传感器的偏移电压无法消除，例如是用于放大使用压电晶体管的传感器桥的输出电压时，由于压电晶体管的不完全匹配而无法消除传感器桥的偏移电压，因此系统的精度受限。为了消除传感器的偏移电压，进ー步提高系统的信噪比，在另ー传统的斩波调制电路中引入了偏移调整电压发生电路，如图2所示(CN1929296，吉泽浩和等，2007年3月14日)，在图I的传统斩波放大器I的基础上添加了偏移调整电压发生电路21和偏移温度特性调整电压发生电路22，偏移调整电压发生电路21通过第三乘法器23和第二前级放大电路24连接至第一滤波器12，偏移温度特性调整电压发生电路22通过第四乘法器25和第三前级放大电路26连接至第一滤波器12。该电路通过提供用于产生和传感器偏移电压相等的电压电路，由此从斩波调制信号中减去该偏移电压从而消除传感器的偏移电压。另外，该电路还提供用于产生具有和传感器偏移电压相同温度特性的电压的电路，用于消除传感器温度特性的影响。然而，传统的斩波调制放大器或者如图I那样，信噪比受限于传感器的偏移电压，系统的精度无法得到进ー步的提升；或者如图2所示，为了提高系统的信噪比而提高了电路的复杂度，使得系统的集成度无法得到进ー步的提高。此外，即使采用图2所示电路，也无法消除传感器的Ι/f噪声，使得系统信噪比的进ー步提升受到了限制。综上所述，现有的斩波放大器电路精度和集成度均亟待提高。
发明内容
本发明需要解决的技术问题就在于克服上述问题，进ー步提高系统的集成度和信噪比。
为此，本发明提供了一种与传感器耦合的斩波放大器电路，包括与传感器耦合在一起的斩波放大器电路，所述斩波放大器电路从信号输入端至输出端依次包括惠斯通电桥，用于将传感器的測量值转换为电信号并依据时钟信号进行调制；前级放大电路，用于将所述惠斯通电桥调制后的信号放大；第I滤波器，用于降低所述前级放大电路输出的失调电压及噪声；乘法器，用于依据调制控制信号将所述第I滤波器输出的信号进行解调;第2滤波器，用于消除所述乘法器输出的因斩波带来的谐波分量并输出信号；其中，所述惠斯通电桥由所述传感器和三个暗单元串并联组成，所述传感器与第一暗单元构成第一串联结构，第二暗単元与第三暗单元构成第二串联结构，所述第一和第二串联结构再并联构成所述惠斯通电桥；以及所述时钟信号的输入端为所述第一和第二串联结构的一个并联端，所述调制后的信号的输出端分别为所述第一和第二串联结构的串联端。其中所述时钟信号和所述调制控制信号为同一时钟信号，保证被测量的信号能够精确的被解调回原频率。其中所述传感器和所述三个暗単元具有相同的特性，所述传感器感受被測量，所述三个暗单元不感受被測量，布局时应保证四个元件的对称排布，同时要保证对暗単元的良好屏蔽，以避免被测信号对三个暗単元的串扰。其中所述第一和第二串联结构的另ー个并联端为參考电平端。 其中所述前级放大电路采用反馈结构以保证放大精度。其中所述前级放大电路不采用反馈结构，所述前级放大电路的输入级和输出级采用匹配元件以保证放大精度。可以根据系统需求采用不同尺寸或结构的输入级和输出级，以满足不同的增益需求等。其中所述第I滤波器采用带通滤波器，其中心频率和所述调制信号的频率相同，从而保证被调制到时钟信号CLK频率上的被测信号能无损失的通过滤波器。其中为了有效的降低偏移电压和低频噪声，第I滤波器可以采用带通滤波器的实现形式。其中心频率和时钟信号CLK的频率相同。同时带通滤波器的Q值必须足够高，至少在5以上，从而保证能有效的消除偏移电压和低频噪声。其中所述第I滤波器采用低通滤波器，其截至频率大于所述调制信号的频率，以保证被调制到时钟信号CLK频率上的被测信号能无损失的通过滤波器，同时截至频率不能大于时钟信号CLK频率的两倍以上。其中在偏移电压和低频噪声得到有效消除后，被测信号通过乘法器进行解调，再通过第2滤波器将谐波分量进行滤除，最后输出。本发明通过引入三个暗单元与传感器组成惠斯通电桥，并将惠斯通电桥的一端与时钟信号CLK相连，从而通过调制的方法将低频噪声和偏移电压与信号进行分离，从而提高系统的信噪比但又不引入额外的电路。本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
以下參照附图来详细说明本发明的技术方案，其中图I为传统斩波放大器电路示意图；图2为加入偏移调整电压发生电路的斩波放大器电路示意图；图3为本发明的与传感器耦合的斩波放大器电路示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将參照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了ー种高集成度、高信噪比的斩波放大器电路。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种电路结构。这些修饰除非特别说明并非暗示所修饰电路结构的空间、次序或层级关系。如图3所示，本发明是一种与传感器耦合在一起的斩波放大器电路，从信号输入端至输出端依次包括惠斯通电桥15、前级放大电路10、第I滤波器12、乘法器13和第2滤波器14。其中惠斯通电桥15由传感器16和三个暗单元(或称为虚拟単元、假单元，与传感器16的特性、构造和制造エ艺均相同，但对暗单元进行良好屏蔽以避免被测信号对三个暗単元的串扰)17组成。前级放大电路10采用反馈结构或输入级和输出级元件匹配的结构。 第I滤波器12采用带通滤波器或低通滤波器。当采用带通滤波器时，滤波器的中心频率与时钟控制信号CLK的频率fc相同；当采用低通滤波器时，滤波器的截至频率高于时钟控制信号CLK的频率fc。乘法器13可采用无源开关混频器或其它形式的有源混频器结构。第2滤波器14是低通滤波器，采用有源RC滤波器的形式。其中时钟信号CLK可同时控制惠斯通电桥15和乘法器13，也即时钟信号和乘法器13的调制控制信号为同一时钟信号，完成被测信号的调制和解调。若时钟信号CLK不施加至乘法器13而另外単独给乘法器13以调制控制信号，也即时钟信号和乘法器13的调制控制信号不是同一时钟信号，此时两者之间的时序差或者不同步会增加系统的响应时间，在一定的条件下例如时序差小于保持解调逻辑正确的最短时间时，调制控制信号可以不与CLK完全同步，但是其时间差不能超出所述最短时间以保证解调逻辑正确。或者，调制控制信号可以与时钟信号互补，为CLK，此时乘法器13内部逻辑结构要相对于传统结构做适应性修改。其中组成惠斯通电桥15的传感器16和三个暗单元17具有相同的特性，由相同エ艺制造。当采用标准集成电路エ艺进行制作吋，这四个元件将具有很好的一致性，能达到很高的匹配程度。传感器16和一个暗单元17 (第一暗単元)串联成第一串联结构，另外两个暗単元17 (第二和第三暗単元)串联成第二串联结构，第一和第二串联结构再并联构成一个惠斯通电桥15。并联的一端A端为调制信号CLK的输入端，并联的另一端B端为參考电平端，传感器16和暗単元17串联处为C端，另两个暗単元17之间串联处为D端，C、D端为经过调制后的电信号输出端。布局时应保证四个元件的对称排布，同时要保证对暗単元17的良好屏蔽，以避免被测信号对三个暗単元17的串扰，也即三个暗単元因屏蔽层的存在而不感受被測量。具体地，对于测量光信号的检测电路而言，可以在版图设计时在暗単元17上方添加由不透明的阻挡层或反射层构成的屏蔽图案，例如由Al、Cu、Ag、Au、Ta、Ti、TaN,TiN等构成的屏蔽层。对于测量声压的检测电路，暗単元17上方可以添加硬质的薄膜构成的屏蔽层，例如氮化硅的钝化膜。对于测量温度或湿度的检测电路，暗単元17周围可以添加隔热或隔湿的保护膜以作为屏蔽层，通常可以为氮化物、氧化物或其组合叠层。将惠斯通电桥的一端与时钟信号CLK相连，从而通过调制的方法将低频噪声和偏移电压与信号进行分离，从而提高系统的信噪比但又不引入额外的电路。具体地，在传统的斩波放大器中，乘法器11通常包括四个开关MOS管，而与图I所示的传统斩波放大器相比，依照本发明的放大电路将四个相同构造组成的惠斯通电桥15替换了第一乘法器11，也即在版图上没有引入额外的电路结构，版图面积仅增加了传感器比开关MOS管大的那一部分，特别是对于那些CMOS图像传感器而言传感器面积增大并不明显且エ艺兼容，能以较低的面积、成本代价获取了性能的大幅提升。前级放大器10采用全差分的形式，配合惠斯通电桥15完成调制的功能。当前级放大器10采用反馈结构时，可以根据系统需求采用加减运算电路等不同的反馈结构以满足不同的增益需求等，被测信号从前级放大器10的输出端(连接至第I滤波器12的输入端)通过电阻或电容等无源元件构成的反馈网络通过电压反馈或电流反馈等形式反馈回输入端(惠斯通电桥15的输出端，也即C/D)。当前级放大器10采用输入级和输出级元件匹配结构时，可以根据系统需求采用不同尺寸或结构的输入级和输出级，以满足不同的增 益需求等，输入管和输出管采用同一种类型的MOS管，并通过双阱エ艺将管子的体端和源端连接在一起消除体效应，可以达到足够高的増益精度。第I滤波器12采用带通滤波器形式时，其中心频率和时钟信号CLK的频率fc相同，从而保证被调制到时钟信号CLK频率上的被测信号能无损失的通过滤波器。同时带通滤波器的Q值必须足够高，至少在5以上，从而保证能有效的消除偏移电压和低频噪声。电路采用biquad形式，以降低电路的复杂度提高系统的集成度。当第I滤波器12采用低通滤波器形式时，其截至频率要大于时钟信号CLK的频率fc，以保证被调制到时钟信号CLK频率上的被测信号能无损失的通过滤波器。同时截至频率不能大于时钟信号CLK频率fc的两倍以上，以保证能有效的消除偏移电压和低频噪声。电路采用全MOS的形式实现，以减小面积提闻系统的集成度。乘法器13可采用无源开关混频器或其它形式的有源混频器结构。乘法器采用无源开关混频器实现时，开关采用CMOS开关，采用エ艺所允许的最小尺寸，以减小开关所帯来的时钟馈通和沟道电荷注入效应。第2滤波器14采用低通滤波器，并采用有源RC滤波器的形式实现，以降低电路的复杂度。滤波器中的电容用MOS电容实现，以减小面积提高系统集成度。滤波器中的运放采用两级米勒补偿的运放形式，以保证对谐波信号有足够的抑制。综上所述，本发明通过引入三个暗单元与传感器组成惠斯通电桥，并将惠斯通电桥的一端与时钟信号CLK相连，从而通过调制的方法将低频噪声和偏移电压与信号进行分离，从而提高系统的信噪比但又不引入额外的大型电路。尽管已參照ー个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对电路结构和具体构件做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或构件的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的电路结构和具体构件将包括落入本发明范围内的所有实施例。
权利要求
1.一种与传感器耦合的斩波放大器电路，包括与传感器耦合在一起的斩波放大器电路，所述斩波放大器从信号输入端至输出端依次包括惠斯通电桥，用于将传感器的测量值转换为电信号并依据时钟信号进行调制； 前级放大电路，用于将所述惠斯通电桥调制后的信号放大； 第I滤波器，用于降低所述前级放大电路输出的失调电压及噪声； 乘法器，用于依据调制控制信号将所述第I滤波器输出的信号进行解调； 第2滤波器，用于消除所述乘法器输出的因斩波带来的谐波分量并输出信号； 其中，所述惠斯通电桥由所述传感器和三个暗单元串并联组成，所述传感器与第一暗单元构成第一串联结构，第二暗単元与第三暗单元构成第二串联结构，所述第一和第二串联结构再并联构成所述惠斯通电桥；以及 所述时钟信号的输入端为所述第一和第二串联结构的一个并联端，所述调制后的信号的输出端分别为所述第一和第二串联结构的串联端。
2.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述时钟信号和所述调制控制信号为同一时钟信号。
3.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述传感器和所述三个暗单元具有相同的特性，所述传感器感受被測量，所述三个暗単元上具有屏蔽层而不感受被测量。
4.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述第一和第二串联结构的另ー个并联端为參考电平端。
5.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述前级放大电路采用反馈结构以保证放大精度。
6.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述前级放大电路不采用反馈结构，所述前级放大电路的输入级和输出级采用匹配元件以保证放大精度。
7.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述第I滤波器采用带通滤波器，其中心频率和所述时钟信号的频率相同。
8.根据权利要求I所述的与传感器耦合的斩波放大器电路，其中所述第I滤波器采用低通滤波器，其截至频率大于所述时钟信号的频率。
全文摘要
本发明提供了一种与传感器耦合的斩波放大器电路，其不需要额外的偏移电压调整电路和偏移温度特性调整电路即可实现减小传感器的偏移电压以及该偏移电压的温度特性，并能有效的降低传感器的低频噪声。提供了一个由传感器和三个暗单元组成的惠斯通电桥，并通过时钟信号CLK的控制将电信号调整到高频。随后用滤波器对信号中的偏移电压和低频噪声进行滤除，再用乘法器将信号解调回低频。此电路不但比常规电路更简单，并且也具有比常规电路更高的信噪比。
文档编号H03F3/187GK102694510SQ20111006817
公开日2012年9月26日 申请日期2011年3月22日 优先权日2011年3月22日
发明者王玮冰, 黄卓磊 申请人:中国科学院微电子研究所