专利名称：斩波器和嵌套斩波器放大器的相位校正的密勒补偿的制作方法
技术领域：
本发明通常涉及电子电路，以及更具体而言涉及斩波器和嵌套斩波器放大器的相位校正的密勒补偿。
半导体制造技术中的进展已经导致集成电路的设计和制造现已包括几百万的晶体管和其他电路元件。由于集成水平已经提高，已希望将许多功能集成到集成电路上。信号放大是许多能被实现在集成电路中的这类功能中的一种。
许多放大器电路配置或体系结构已经发展了多年。一个放大器电路体系结构族是斩波器放大器。斩波器放大器体系结构被用于去除低频噪声和偏移。斩波器放大器体系结构为大家所熟知，并且其使用并联补偿电容。在集成电路形成的电容趋向于占用相对较大的面积。通常，在使用传统并联补偿电容的斩波器放大器体系结构中，电容的尺寸依赖于电极的频率位置。
降低其所制造的集成电路的成本通常是制造商的一个目的。一个集成电路的成本通常随着它的尺寸(也就是面积)的增加而增加。
因此需要用于在斩波器放大器中提供补偿同时减少实现它们所需的面积的方法和设备，从而减少成本。
图1是一个根据现有技术的包括斩波器的放大器电路的原理框图。
图2是一个根据本发明的包括斩波器的放大器电路的原理框图。
简单来说，一个斩波器放大器电路安排被提供，其包括一个在一个密勒电容反馈路径中的附加的斩波器，其校正180度的相移。
在本发明的一个另一方面，对于嵌套的斩波器放大器，可以在密勒电容反馈路径中提供对附加斩波器的使用。这种附加斩波器在确保稳定性方面有其实用性。
斩波器用于其中执行平均的放大器应用，诸如增量总和(deltasigma)变换器。各斩波器交替地把由于失配产生的低频噪声和偏移应用到与信号的同相和180度异相。其结果是信号被保留，同时噪声和偏移被去除。并联补偿不被斩波器所干扰，因此无需附加的相位校正。
本发明的各种实施例在多级放大器中提供密勒补偿，所述多级放大器被斩波以去除低频噪声和偏移。一个斩波器被用于密勒反馈路径中。当斩波被激活时，此斩波器将密勒路径的相位调整180度。
在此提到的“一个实施例”或类似的形式，指的是结合该实施例描述的一个特定特征、结构、操作或特性被包括在本发明的至少一个实施例中。因此，在本文中出现的这种短语或形式并不都必须是指相同的实施例。此外，各种特定特征、结构、操作或特性可以在一个或多个实施例中以任何合适的方式组合。
术语半导体装置、微电子装置、集成电路、芯片、LSI、VLSI、ASIC以及片上系统有时也被可互换地用于这个领域。由于这些术语在本领域是大家都理解的，所以本发明涉及前述的所有术语。
这里使用的FET指的是金属氧化物半导体场效应晶体管(MOSFET)。这些晶体管也可以被认为是绝缘栅场效应晶体管(IGFET)。
端子指的是一个连接点。典型地，输出或输出端子被耦合到输入或输入端子以传播信号。
通常斩波器放大器对交流地(AC ground)使用并联补偿。在许多情况下，这种补偿需要非常大的电容来保证足够的电极分离。
参考图1，一种传统的斩波器放大器100被示出。更具体而言，斩波器放大器100包括第一斩波器104。第一斩波器104包括耦合到第一节点102的第一输入端，耦合到第二节点106的第二输入端，以及适于接收一个如时钟信号的第一斩波控制信号的第三输入端。第一斩波器102包括分别耦合到第一增益级108的两个输入端的两个输出端。第一增益级108包括分别耦合到如图1所示的第二增益级110的两个输入端的两个输出端。第二增益级110包括分别耦合到第二斩波器112的第一输入端和第二输入端的两个输出端。第二斩波器112也包括适于接收一个如时钟信号的第二斩波控制信号的第三输入端。第二斩波器112还包括耦合到节点117的第一输出端和耦合到节点119的第二输出端。
斩波器放大器100的并联输出可以在节点117、119取得。斩波器放大器100的并联输出可以被用于驱动各附加增益级。本领域技术人员将了解，存在多种众所周知的增益级和斩波器的电路级实现方式。例如，斩波器可以用FET来实现，以切换信号路径。
图1还说明了对AC地的并联补偿的实现方式。更具体而言，第一电容114被示为串联耦合在第二斩波器的第一输出端(即节点117)和地之间，以及第二电容116被示为串联耦合在第二斩波器的第二输出端(即节点119)和地之间。当这样的电容在一个集成电路上实现时，将占用集成电路的相对较大的面积。值得注意的是，集成电路成本随着它的面积的增长而增长。
仍然参考图1，该说明性传统斩波器放大器包括一个从第二斩波器112的第一输出端(即节点117)到第一斩波器104的第一输入端(即节点102)的第一反馈路径；第一反馈路径包括一个表示第一反馈路径的信号处理(例如放大、衰减)的块118。这样的信号处理可以是包括在反馈路径中的增益级的结果。该说明性传统放大器还包括一个从第二斩波器112的第二输出端(即节点119)到第一斩波器104的第二输入端(即节点106)的第二反馈路径；第二反馈路径包括一个表示第二反馈路径的信号处理(例如放大、衰减)的块120。这样的信号处理可以是包括在反馈路径中的增益级的结果。
在一个共射-共基放大器配置中，在输出节点形成支配电极。在多级斩波器放大器中的补偿被使用，以便具有一个支配电极。避免围绕补偿环路的净正反馈(net positive feedback)是所期望的。
为了减少在一个斩波器放大器电路中由各补偿电容所占用的面积，可以使用密勒补偿电容。本领域技术人员将了解，使用一个密勒电容安排会有效地倍增电容的效果。不幸的是，由于有一半的时间斩波器在密勒电容反馈路径中引入一个180度相移，使得使用密勒电容补偿配置会导致不稳定。
根据本发明的各种放大器实施例包括基于使用密勒电容的补偿，其相比于在输出和地之间使用传统的并联补偿电容会导致更高的面积效率和更高的带宽设计。
密勒补偿的使用允许使用更小的电容并且提供更高带宽的稳定性。然而，在一定配置下，这无法在没有相位校正的情况下实现。密勒补偿的使用导致在斩波器的一半期间的低频正反馈。
参考图2，一个多级斩波器放大器200包括一个密勒电容反馈路径，其如图所示根据本发明被斩波。更具体而言，斩波器放大器200包括第一斩波器104。第一斩波器104包括耦合到第一节点102的第一输入端，耦合到第二节点106的第二输入端，以及适于接收如时钟信号的第一斩波控制信号的第三输入端。第一斩波器102包括分别耦合到第一增益级108的两个差动输入端的两个输出端。第一增益级108包括分别耦合到如图2所示第二增益级110的两个差动输入端的两个差动输出端。第二增益级110包括分别耦合到第二斩波器112的第一输入端和第二输入端的两个差动输出端。第二斩波器112也包括适于接收第二斩波控制信号的第三输入端。第二斩波器112还包括耦合到节点117的第一输出端和耦合到节点119的第二输出端。在本发明的该说明性实施例中，增益级108和110是差动放大器电路。
多级斩波器放大器200的并联输出可以在节点117、119取得。斩波器放大器200的并联输出可以被用于驱动附加增益级。
仍然参考图2，第三斩波器206具有耦合到第二斩波器的第一输出端(即节点117)的第一输入端，以及具有耦合到第二斩波器的第二输出端(即节点119)的第二输入端。第三斩波器206具有耦合到第一电容202的第一端子的第一输出端，以及具有耦合到第二电容204的第一端子的第二输出端。第一电容202具有耦合到增益级110的第一输入端的第二端子。第二电容204具有耦合到增益级110的第二输入端的第二端子。由此，一个斩波器被引入密勒电容补偿环路中。
在操作中，第一斩波器104被安排用于交替地在斩波控制信号的第一相位期间分别将节点102和节点106耦合到增益级108的第一(正)和第二(负)输入端；或者在斩波控制信号的第二相位期间分别将节点106和节点102耦合到增益级108的第一(正)和第二(负)输入端。第二斩波器112和第三斩波器206被类似地安排运行，以使它们的第一和第二输入端上的信号交替地在斩波控制信号的第一相位期间耦合到它们的相应的第一和第二输出端，以及在斩波控制信号的第二相位期间耦合到它们的相应的第二和第一输出端。
图2也显示了在一个斩波器放大器的说明性实施例中的一个从第二斩波器112的第一输出端(即节点117)到第一斩波器104的第一输入端(即节点102)第一反馈路径；第一反馈路径包括一个表示第一反馈路径的信号处理(例如放大、衰减)的块118。这样的信号处理可以是例如包括在反馈路径中的增益级的结果。该说明性实施例还包括一个从第二斩波器112的第二输出端(即节点119)到第一斩波器104的第二输入端(即节点106)的第二反馈路径；第二反馈路径包括一个表示第二反馈路径的信号处理(例如放大、衰减)的块120。这样的信号处理可以是包括在反馈路径中的增益级的结果。
本领域技术人员将了解，存在多种众所周知的增益级和斩波器的电路级实现方式。类似地，存在多个典型地形成于集成电路中的可被用于实现反馈路径的电容的物理结构。用于在集成电路中形成电容的结构包括(但不限于)金属-金属电容，多晶硅-多晶硅电容，金属-多晶硅电容，结电容，以及栅-衬底(即FET)电容。在某些半导体工艺中，高k电介质材料可以提供在导体材料层之间以帮助促进实现占用集成电路的相对较小面积的电容。这种电容可以被实现为单一结构，或实现为多个互连的容性元件，其被安排来提供所期望的电容。本发明不限于任何特定的反馈电容的物理实现方式。
斩波的密勒电容也可以被用在嵌套斩波器放大器电路中。嵌套的斩波器被用于去除来自原始斩波器操作的残余开关瞬态(switchingtransients)。应注意，需要仔细分析替换配置以确保所有相位置换(phase permutation)都被适当地处理了。换句话说，相位置换应该导致负反馈而不是正反馈。
根据本发明的多级斩波的放大器使用密勒电容来提供容性的反馈，以减少反馈电容所需要的物理面积，同时所述多级斩波的放大器还在密勒电容路径中包括一个反馈斩波器，以便当斩波处于激活状态时将反馈的相位调整180度。
本发明的各实施例具有非常广泛的应用，其中包括(但不限于)增量总和数据变换器。
可以理解的是，本发明不限于上面描述的各实施例，而且包括后附权利要求书的范围内的任意和所有实施例。
权利要求
1.一种多级斩波器放大器(200)，包括串联耦合的输入斩波器(104)、第一增益级(108)和第二增益级(110)，第一增益级还被耦合来接收来自该输入斩波器的输入；被耦合来接收来自第二增益级的输入的输出斩波器；耦合在反馈路径(118，120)中的输出斩波器和第二增益级之间的至少一个补偿电容(202，204)；以及一个放置在反馈路径中的反馈斩波器(112)；其中该反馈斩波器适于调整反馈路径的相位。
2.根据权利要求1的多级斩波器放大器，其中所述第一和第二增益级是差动增益级，以及其中反馈斩波器被放置在输出斩波器和至少一个补偿电容之间。
3.根据权利要求1的多级斩波器放大器，其中所述第一补偿电容具有连接到第二增益级的第一输入端的第一端子，以及连接反馈斩波器的第一输出端的第二端子；并且其中第二补偿电容具有连接到第二增益级的第二输入端的第一端子，以及连接反馈斩波器的第二输出端的第二端子。
4.根据权利要求1的多级斩波器放大器，其中所述反馈斩波器适于将反馈路径调整180度。
5.根据权利要求1的多级斩波器放大器，其中所述多级斩波器放大器形成了一个增量总和数据变换器的一部分。
6.一种电路，包括具有一对输入端和一对输出端的第一斩波器；具有耦合到第一斩波器的该对输出端的一对输入端的第一差动放大器，该第一放大器还具有一对输出端；具有耦合到第一放大器的该对输出端的一对输入端的第二差动放大器，该第二放大器还具有一对输出端；具有耦合到第二放大器的该对输出端的一对输入端的第二斩波器，该第二斩波器还具有一对输出端；以及具有耦合到第二斩波器的该对输出端的一对输入端和耦合到第二放大器的输入端的一对输出端的第三斩波器(206)；其中第三斩波器适于调整一个差动反馈信号的相位。
7.根据权利要求6的电路，还包括连接在第三斩波器的第一输出端和第二差动放大器的第一输入端之间的至少一个电容，以及连接在第三斩波器的第二输出端和第二差动放大器的第二输入端之间的至少一个电容。
8.根据权利要求7的电路，其中所述第三斩波器适于将反馈信号的相位调整180度。
9.根据权利要求7的电路，其中所述第一、第二和第三斩波器适于彼此同步操作。
10.根据权利要求9的电路，其中所述第一、第二和第三斩波器包括FET。
11.根据权利要求7的电路，其中所述电容包括FET。
全文摘要
一种用于在多级斩波的放大器中实现基于密勒电容的补偿的电路结构(200)，其包括在补偿反馈(118，120)路径中插入一个附加的斩波器(206)。这种补偿比并联补偿的面积效率更高，并且在所述多级放大器中允许更高的带宽。在密勒电容反馈环路中插入一个斩波器提供了一种选择性地将反馈相位调整180度的措施。
文档编号H03F1/08GK1729619SQ200380106830
公开日2006年2月1日 申请日期2003年12月18日 优先权日2002年12月18日
发明者A·尼伊德科恩 申请人:皇家飞利浦电子股份有限公司