斩波稳零运算放大器中注入电荷的抑制方法
【技术领域】
[0001] 本发明涉及运算放大器领域，更具体地涉及一种斩波稳零运算放大器中注入电荷 的抑制方法。
【背景技术】
[0002] 在诸多专业领域，人们希望运算放大器具有低偏置电压、低偏置漂移、低1/f噪声 的特点，斩波稳零和自动调零是为达到这种目的而常采用的两种技术，它们被广泛用于减 小放大器偏置电压和漂移的电路中。因自动调零技术会导致白噪声的混叠，在追求更低的 输入电压噪声的时候，斩波稳零技术被更多应用。但斩波稳零技术会因为斩波器的使用而 带来注入电荷的问题，注入电荷将导致残余失调电压和输入电流噪声的增大。注入电荷是 由于模拟开关的非理想性所致，通常认为由时钟馈通效应（clockfeed-through)和注入电 荷效应（chargeinjection)产生。诸多文献表明，残余失调电压与注入电荷正相关，输入 电流噪声与注入电荷的均方根正相关。当要求更低的偏置电压、更低的偏置漂移、更低的1/ f噪声和更低的输入电流噪声时，就有必要减小注入电荷的影响。
[0003] 对于低噪声要求的斩波稳零放大器，需要使用更低导通阻抗的模拟开关，而这种 类型的开关通常注入电荷也较大，这进一步加剧了对能够减小注入电荷的方法的需求。
[0004] 在解决注入电荷的问题上人们使用了多种手段，如嵌套斩波（nestedchopping)、 尖峰滤波（spikefiltering)、死区运用（theuseofdeadband)等，这些技术在一定程度 上降低了注入电荷对残余失调电压的影响，但每种方法都多多少少存在一定局限，并且这 几种方法均是在信号调制之后方才对注入电荷进行抑制，并不能改变注入电荷对输入电流 噪声的影响。采用全差分开关结构的斩波器可以在调制时便对注入电荷进行抑制，但尚不 能完全抑制注入电荷。
【发明内容】
[0005] 鉴于上述技术问题，本发明的主要目的之一在于提供一种斩波稳零放大器中注入 电荷的抑制方法，以使斩波稳零放大器具有更低电流噪声、更低失调电压。
[0006] 为了实现上述目的，作为本发明的一个方面，本发明提供了一种斩波稳零放大器 中注入电荷的抑制方法，通过由与所述斩波稳零运算放大器的输入斩波器具有相同结构的 可调斩波器产生与所述输入斩波器所产生的注入电荷相同频率、幅值相等、相位相反的信 号，并控制时钟序列的幅度以调节可调斩波器所产生的注入电荷大小，使之达到与所述输 入斩波器所产生的注入电荷有相同幅值、相反相位，从而达到相对消的目的。
[0007] 作为本发明的另一个方面，本发明还提供了一种斩波稳零运算放大器，包括：
[0008] 主运算放大器；
[0009] 输入斩波器和输出斩波器，其中所述输入斩波器连接到所述主运算放大器的输 入，用于对输入信号进行斩波并将斩波输入信号施加到所述主运算放大器的输入；所述输 出斩波器连接到所述主运算放大器的输出，用于对所述主运算放大器的输出信号进行斩 波；
[0010] 注入电荷抑制电路，具有连接到所述输入斩波器的输出，通过与所述输入斩波器 的斩波时钟频率同步操作来对所述输入斩波器的注入电荷进行抑制。
[0011] 其中，所述注入电荷抑制电路包含两个通道，第一通道连接至所述输入斩波器的 第一开关2-1、第二开关2-2,第二通道连接至所述输入斩波器的第三开关2-3、第四开关 2-4,所述注入电荷抑制电路包括：
[0012] 时钟发生器，用于产生斩波器所需的时钟信号；
[0013] 可调斩波器，由第九开关11-1、第十开关11-2、第十一开关11-3、第十二开关11-4 组成，第九开关11-1和第十开关11-2的输入端相连接作为所述注入电荷抑制电路的第一 通道，第十一开关11-3和第十二开关11-4的输入端相连接作为所述注入电荷抑制电路的 第二通道，第九开关11-1和第十一开关11-3的输出端短接，第十开关11-2和第十二开关 11-4的输出端短接。
[0014] 注入电荷调节电路，由电阻RUR2构成的电阻分压网络和电压跟随器组成，输入 端连接至时钟发生器，输出端分成两路，一路连接至可调斩波器中第九开关11-1和第十二 开关11-4的时钟控制端，一路通过反相器后连接至可调斩波器中第十开关11-2和第十一 开关11-3的时钟控制端。
[0015] 其中，所述第一开关2-1、第四开关2-4、第五开关6-5、第八开关6-8由第一时钟序 列控制，第二开关2-2、第四开关2-4、第六开关6-6、第七开关6-7由第二时钟序列控制，第 九开关11-1和第十二开关11-4由第三时钟序列控制，第十开关11-2和第十一开关11-3 由第四时钟序列控制。
[0016] 其中，所述第一至第四时钟序列为频率相同的方波信号，以及所述第一时钟序列 和所述第二时钟序列相位相差半个周期，幅值相同；所述第三时钟序列和所述第四时钟序 列相位相差半个周期，幅值相同；所述第一时钟序列和所述第三时钟序列相位相同，但幅值 不同；所述第二时钟序列和所述第四时钟序列相位相同，但幅值不同。
[0017] 其中，所述第一时钟序列和所述第三时钟序列相位相差半个周期，同时所述第二 时钟序列和所述第四时钟序列相位相差半个周期。
[0018] 其中，所述可调斩波器所产生的注入电荷与所述输入斩波器所产生的注入电荷幅 值相同、相位相反。
[0019] 其中，所述可调斩波器所产生的注入电荷大小能通过调节所述可调斩波器的时钟 控制序列的幅值来控制。
[0020] 其中，通过调节电阻分压网络的比值以达到对所述可调斩波器的时钟控制序列的 幅值进行调节。
[0021] 作为本发明的再一个方面，本发明还提供了一种斩波稳零运算放大器中注入电荷 的抑制方法，包括以下步骤：
[0022] 调节如上任意一项所述的斩波稳零运算放大器中的电阻分压网络的比值，以调节 所述注入电荷抑制电路产生的注入电荷大小，使之达到与所述输入斩波器所产生的注入电 荷有相同幅值、相反相位，从而实现抑制注入电荷的目的。
[0023] 从上述技术方案可以看出，本发明的斩波稳零放大器中注入电荷的抑制方法及采 用该方法的斩波稳零放大器具有以下有益效果：在调制端对注入电荷进行抑制，减小注入 电荷对电流噪声的影响，在不明显增大输入电压噪声的同时降低了输入电流噪声，得到了 低输入电压噪声、低输入电流噪声的斩波稳零放大器；进一步减小斩波稳零放大器的失调 电压，实现了更低1/f噪声拐点的斩波稳零放大器。
【附图说明】
[0024] 图1为根据本发明实施例的斩波稳零放大器的结构框图；
[0025] 图2为斩波稳零放大器中注入电荷抑制电路的详细框图；
[0026] 图3为斩波稳零放大器各时钟序列的时序图；
[0027] 图4为注入电荷波形及其产生失调电压示意图；
[0028] 图5为注入电荷抑制效果示意图，包含现有技术下输入斩波器产生的注入电荷波 形和使用本发明进行抑制后输入斩波器产生的注入电荷波形。
【具体实施方式】
[0029] 为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照 附图，对本发明进一步详细说明。需要说明的是，在附图或说明书描述中，相似或相同的部 分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员 所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等 于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的 方向用语，例如"上"、"下"、"前"、"后"、"左"、"右"等，仅是参考附图的方向。因此，使用的 方向用语是用来说明并非用来限制本发明的保护范围。
[0030] 本发明利用注入电荷对消的思想，引入与斩波稳零放大器中输入斩波器所产生的 注入电荷相同频率、幅值相等、相位相反的信号，利用该信号与注入电荷的对消作用，达到 抑制注入电荷的目的。该信号可由四个模拟开关所组成的可调斩波器产生，可调斩波器与 输入斩波器具有相同的结构，通过控制时钟序列的幅度以调节可调斩波器所产生的注入电 荷大小，使之达到与输入斩波器所产生的注入电荷有相同幅值、相反相位，进而达到相对消 的目的。
[0031] 本发明的斩波稳零放大器包括：一个主运算放大器、一个输入斩波器、一个输出斩 波器和注入电荷抑制电路，其中输入斩波器用于对输入信号进行调制，输出斩波器用于对 主运算放大器的输出信号进行解调。注入电荷抑制电路包括可调斩波器、电压调节电路和 时钟发生器。可调斩波器将通过与输入斩波器的斩波时钟频率同步操作产生与输入斩波器 幅值相同、相位相反的注入电荷，通过电压调节电路来调节可调斩波器注入电荷的大小，进 而达到抑制注入电荷的目的。
[0032] 在本发明的一个示例性实施例中，提供了