专利名称：液晶显示器的行寻址电路的制作方法
发明
背景技术：
领域本发明涉及电-光彩色显示系统。特别是本发明涉及具有可实现双向行扫描和预写入的解码器的电-光彩色显示系统。
背景技术：
众所周知具有彩色光条的显示系统，该彩色光条在电-光光板上顺序滚动，从而产生彩色图像。这种显示系统，例如在彩色电视机中，对显示通过帧连续更新的彩色图像特别有用。通常，每个帧由多个彩色子帧构成，通常为红、绿和蓝色子帧。
这种显示系统使用了电-光光板，它是由按照行和列的矩阵排列的各个像素元素构成的。根据像素图像信息对各个像素元素进行调制。通常，在各帧周期期间通过行来向单独像素元素提供像素图像信息。这种像素元素的矩阵阵列最好是“有源的”，其中每个像素元素都与开关元件矩阵阵列中的一个有源开关元件连接。
由于必须在每个帧周期内对各彩色子帧进行寻址，因此子帧寻址率应当是帧率的三倍。目前，最好的电-光光板是反射有源矩阵液晶显示器(AMLCD)，它在硅衬底上形成并使用了扭转向列(TN)液晶。通常使用薄膜晶体管(TFT)作为有源开关元件。由于TFT和它们的相互连接线路可以集成在该硅衬底上，因此这种板可以支持高像素密度。另外，反射有源矩阵液晶显示器可以比透射有源矩阵液晶显示器的寻址速度快得多。但是，TN反射有源矩阵液晶显示器需要大约100微秒来对一个像素元素成像。相反，一行像素图像信息可以在大约5微秒的时间内产生并施加给像素元素。当前反射TN有源矩阵液晶显示器中存在的另一个问题在于像素电容根据所施加的电压而改变。
增加像素元素成像时间的一个问题在于像素的图像精确度取决于像素的残留状态，而该残留状态又取决于前面成像的信息。这意味着特定像素的亮度取决于该像素前次所显示的图像的亮度。可以使用二维查询表来对新的像素图像提供校正值以校正该残留状态。
反射TN有源矩阵液晶显示器中响应时间慢以及像素电容随电压变化的问题，可以通过使用具有更快响应时间和更低压敏电容的电-光材料来减少。这种材料中的一类是铁电LC。但是，铁电LC材料具有存储效应，其中所产生的图像(前一图像)必须由新的图像覆盖。成像新像素之前清除像素的辅助“消隐脉冲”可以显著的降低存储效应问题。可以在线选择期间通过行电极和一共用反电极施加这种消隐脉冲。在实际中，已经证明使用两个“预写入”消隐脉冲比使用单个的“预写入”消隐脉冲更加有效。
预写入消隐方案通常需要产生该消隐脉冲的特殊电路。在现有技术中，该特殊电路不易集成在驱动器电路中，该驱动器电路可以将通常为数字信号的输入像素信息转换为适用于驱动有源矩阵液晶显示器的模拟信号。
现有技术中驱动有源矩阵液晶显示器的电路通常使用移位寄存器。但是，在滚动彩色应用(例如计算机显示屏)中，有时需要访问非邻近的行。这样，就需要多个并行操作的移位寄存器。另外，如果需要双向扫描，就需要更多的专用移位寄存器。
已知在某些应用中采用解码器代替移位寄存器。解码器可以实现随机行选择。但是，现有技术使用解码器来提供行信息、产生预写入以补偿存储效应并进行双向滚动的尝试都被证明是不切实际的。
发明内容
本发明的原理提供了一种使用解码器的新技术，以实现显示器中的随机行(或列)选择和预写入。这些原理还可以实现双向滚动。本发明由独立权利要求来限定。从属权利要求对有利的实施例进行限定。
根据本发明原理的驱动电路可以操作电-光显示装置，从而利用预写入消隐脉冲减小或消除由残留状态导致的彩色赝像。该驱动电路还可以实现双向滚动。这种驱动电路包括多个解码器，每个解码器与一地址总线连接，每个解码器具有行选择使能，并且每个解码器产生对应像素阵列的一行的行选择信号。将多个解码器输出的选择信号组合以用于像素阵列中的每一个像素行，从而产生用于像素驱动器的像素驱动信息。有利地，各解码器都与相同的地址总线连接，通过一共用控制器产生每一行选择使能信号。与地址总线上的地址信息同步地，通过使用多个行选择使能线，向用于各像素行的像素驱动器施加正确的预写入和图像信息。
根据本发明的原理，在电-光显示装置中，通过多个解码器中的至少一个产生的信号可以基本减少或消除由前一被寻址数据信号产生的像素残留状态导致的彩色赝像，同时通过多个解码器中的另一个解码器产生图像信息。
优选，共用控制器可以在需要时使能解码器以产生所需的图像，预写入一像素行以准备下一图像以及使能双向扫描。
本发明的这些和其它方面将在下面参照实施例的说明中变得明显。
唯一的附图示出基于解码器的行寻址电路的简化平面图，该行寻址电路可实现预写入并符合本发明的原理。
具体实施例方式
在该唯一附图中，示出用于液晶显示器(LCD)30的基于解码器的行寻址电路10的简化平面图，它可以实现预写入并符合本发明的原理。如图所示，寻址电路10包括选择解码器12、第一预写入解码器14、优选还有第二预写入解码器16。应当理解可以使用一个或多个物理解码器来实现解码器12、14和16。
控制器20通过各个解码器使能线选择性地将解码器使能信号提供给解码器。选择解码器使能线22将选择解码器12的解码器使能输入端E2与控制器20连接。第一预写入解码器使能线24将第一预写入解码器14的解码器使能输入端E4与控制器20连接。第二预写入解码器使能线26将第二预写入解码器16的解码器使能输入端E6与控制器20连接。控制器20还通过所有解码器共享的地址总线18选择性地向解码器提供地址信息。控制器20所提供的每个地址都对应于各解码器的多个行使能输出端中的一个。如图所示，对于具有N+1像素扫描线(行)即0-N行的LCD30，解码器12、14和16中的每个都具有N+1个行使能输出端，每个行使能输出端都为对应的扫描线(如果LCD30是TFT-LCD时，该扫描线可以是薄膜晶体管(TFT)的栅极线)提供一行使能信号。
对于每一行n(其中n是从0到N的范围内的一个索引)，可以通过图1中由AND门28n表示的组合逻辑电路将各解码器的对应的行使能信号组合在一起以产生行选择信号。这样，就意味着选择解码器12的第n个选择行使能信号、第一预写入解码器14的第n个第一预写入行使能信号以及第二预写入解码器16的第n个第二预写入行使能信号都被施加到由AND门28n表示的同一组合逻辑电路，从而产生一用于行n的行选择信号。应当理解在优选实施例中，LCD30的每一行都具有自己的组合逻辑电路(例如AND门28n)。因此如图所示，对于具有N+1个扫描线(行)的LCD30，存在N+1个AND门。图中示出用于行n和k的示例性AND门28n和28k。另外，应当理解还可以利用多种方法例如通过使用NAND门、OR门等或甚至通过三位宽的查询表或存储器件来实现组合逻辑功能。
各AND门28n所输出的行选择信号被施加到驱动器32，这又通过驱动器32产生用于LCD30的对应的扫描线(行)n的行驱动信号。另外，应当理解在LCD显示器30的共用电极上施加一共用电极电势36。因此，通过施加响应AND门28n的行选择信号产生的驱动器32的行驱动信号，可以对LCD显示器30的各扫描线(行)进行寻址。各行驱动信号控制对应的像素行中所有的开关元件(例如TFT装置)的开关，使得图像或消隐数据可以从LCD30的数据(列)线经过开关元件传输到像素电极(未示出)中。
在操作中，对于将被显示的LCD30中的每像素行，首先选择该行，并利用经过LCD30的数据线施加的第一消隐信号预写入该行的所有像素。在预定时间周期(例如25us)后，再次选择该行，利用经过LCD30的数据线施加的第二消隐信号再次预写入该行的所有像素。在经过另一预定时间周期(例如100us)后，再次选择该行，图像数据从数据线传输至像素电极以显示图像。
因此，为了执行第一预写入操作从而向LCD30的像素行n提供第一消隐信号，控制器20向地址总线18施加行n的行地址，并激活第一预写入解码器14的第一预写入解码器地址选通信号。控制器20还激活与第一预写入解码器14连接的第一预写入使能线24上的第一预写入解码器使能信号。第一预写入解码器14对所施加的行地址进行解码，并响应第一预写入解码器使能信号，激活与对应的AND门28n的输入端连接的行使能输出端n上的用于行n的第一预写入行使能信号(例如有源逻辑LOW)。此时，行n的选择解码器12和第二预写入解码器16的行使能输出没有被激活(因此是逻辑HIGH)。然后AND门28n激活行n的行选择信号(逻辑LOW)提供给驱动器32。驱动器32接通行n的像素的开关装置(例如TFT)，以及共用电极电势36和经过适当的开关元件所施加的信息，诱发第一预写入“消隐脉冲”，该脉冲可以预写入所选行n的像素。第一消隐信息是通过列驱动电路经过开关元件施加到各像素电极的，该列驱动电路未示出。
在行n的第一预写入操作执行后，控制器20去激活第一预写入使能线24上的第一预写入解码器使能信号，响应于此，该第一预写入解码器14去激活行n的第一预写入行使能信号。响应于此，驱动器32关断行n像素的开关装置(例如TFT)，这样就不再有列驱动电路输出的数据存储其中。
在稍后的时刻(例如行n的第一预写入后的25us)，控制器20再次向地址总线18施加行n的行地址，从而向LCD30的像素行n提供第二消隐信号。但是这次控制器20激活第二预写入解码器14的第一预写入解码器地址选通信号并激活与第二预写入解码器16连接的第二预写入解码器使能线26上的第二预写入解码器使能信号。第二预写入解码器16对所施加的行地址解码，并响应第二预写入解码器使能信号，激活与对应的AND门28n的输入连接的行使能输出端n上的用于行n的第二预写入行使能信号(例如，有源逻辑LOW)。此时，行n的选择解码器12和第一预写入解码器14的行使能输出都没有被激活(因此是逻辑HIGH)。然后AND门28n激活行n的行选择信号(逻辑LOW)提供给驱动器32。驱动器32接通行n的像素的开关装置(例如TFT)，以及共用电极电势36和经过适当的开关元件所施加的信息，诱导第二预写入“消隐脉冲”，该脉冲可以预写入所选行n的像素。第二消隐信息是经过列驱动电路通过开关元件被提供到各像素电极的，该列驱动电路未示出。
在行n的第二预写入操作执行后，控制器20去激活第二预写入使能线26上的第二预写入解码器使能信号，响应于此，该第二预写入解码器16去激活行n的第二预写入行使能信号。响应于此，驱动器32关断行n像素的开关装置(例如TFT)，这样就不再有列驱动电路输出的数据存储其中。
最后，在稍后的时刻(例如第二预写入后的100us)，控制器20向地址总线18施加行n的行地址，从而向LCD30的行n的像素中写入图像数据。此时控制器20激活第一预写入解码器地址选通信号并激活与选择解码器12连接的选择解码器使能线22上的选择解码器使能信号。选择解码器12对所提供的行地址解码，并响应选择解码器使能信号，激活与对应的AND门28n的输入端连接的行使能输出端n上的行n的选择行使能信号(例如，有源逻辑LOW)。此时，行n的第一预写入解码器14和第二预写入解码器16的行使能输出都没有激活(因此逻辑HIGH)。然后AND门28n激活行n的行选择信号(逻辑LOW)提供给驱动器32。驱动器32接通行n的像素的开关装置(例如TFT)，以及共用电极电势36和经过适当的开关元件所施加的信息，诱发将图像数据传送至所选择行n的像素中。图像数据是通过列驱动电路经过开关元件施加到各像素电极的，该列驱动电路未示出。
在各帧中重复该过程，从而LCD30的每行被使能执行第一和第二数据预写入操作以及图像数据写入操作。
在优选实施例中，在同一扫描(线)周期中可以对LCD30的不同行执行预写入和图像数据写入操作。例如，在各线间隔期间在列线上提供的数据可以包括一初始消隐电压，它是在扫描周期的初始消隐间隔期间被提供的，后面是图像数据电压，该图像数据电压是在扫描周期的随后的图像数据写入间隔期间被提供的。在这种情况下，在扫描周期期间，可以执行行n的第一预写入操作，随后在相同的扫描周期期间对不同的行k执行图像数据写入操作的第一部分，并且任选地可以在初始消隐间隔期间对另一不同行m执行第二预写入操作。
在该方案的一实施例中，控制器20在地址总线18上写入第一预写入行地址并为第一预写入解码器14激活第一预写入解码器地址选通信号。这使得第一预写入解码器14可以使能LCD30中的对应行(例如行n)执行第一预写入操作，如下面将要详细说明的。然后，控制器20在地址总线18上写入第二消隐行地址，并为第二预写入解码器16激活第二预写入解码器地址选通信号。然后，控制器20在地址总线18中写入显示行地址，并为该选择解码器12激活选择解码器地址选通信号。不同解码器的写入地址的顺序可以重新排列为任何方便的顺序，甚至当地址总线18足够宽具有足够数目的线时，还可以同时完成。而且，每个解码器可以具有不同的地址偏差，这样地址总线18上的单个地址就可以为每个解码器激活不同行使能输出端。
更详细的，在扫描周期的初始消隐间隔期间，控制器20激活第一预写入解码器使能线24上的第一预写入使能信号，还激活选择解码器使能线22上的选择解码器使能信号。响应于此，如上所述，第一预写入解码器14激活与AND门28n连接的行n的行使能输出端n上的行n的第一预写入行使能信号。然后，AND门28n激活提供给驱动器32的行n的行选择信号，从而使驱动器32接通行n的像素的开关装置。同时，选择解码器12激活与AND门28k连接的行k的行使能输出端k上的行k选择行使能信号。然后，AND门28k激活提供给驱动器32的行k的行选择信号，从而使驱动器32接共用于行k的像素的开关装置。任选在相同的初始消隐间隔期间，控制器20激活第二预写入使能解码器使能线26上的第二预写入解码器使能信号，从而接通行m的像素的开关装置。这样，在扫描周期的初始消隐间隔期间，可以向行n和k(并任选行m)的像素提供消隐电压。
在初始消隐间隔完成后，控制器去激活第一(并任选第二)预写入解码器使能信号，使驱动器32关断行n(并任选行m)像素的开关装置(例如TFT)，从而使列驱动器电路的数据不再存储其中。同时，对于剩余的扫描周期(即在图像数据写入间隔期间)，行k的像素的开关装置仍然保持接通从而存储所需的图像数据。
有利地，当行寻址电路中包括第一和第二预写入解码器14和16且当三个解码器是利用等效电路实现时，如果一个解码器失效则还有两个解码器可以支持写入数据和一次预写入的基本功能。
虽然产生第一和第二预写入消隐脉冲是有用的，本发明的原理还可以实现双向扫描。在这种模式下，控制器20在地址总线18上施加行地址信息并在使能线22上施加解码器使能信号。然后选择解码器12对地址信息解码并向与该行地址相关的适当的AND门例如AND门28n提供被激活的行使能信号。然后驱动器32使能数据在被选择的像素行中的写入。随后或同时，控制器20通过向使能线24提供解码器使能信号，向另一解码器，比如第一预写入解码器14提供使能信号。通过偏置被寻址的行(例如通过利用地址n选择选择解码器的行n，而不是选择第一预写入解码器14的行n+1)，或者通过控制器20向第一预写入解码器14提供另一行地址(比如n+1)，第一预写入解码器对行地址进行解码并为其所选的AND门28(n+1)提供行选择信号。然后该AND门28(n+1)向驱动器32提供逻辑LOW，其也在相邻行中写入相同的图像数据。这样显示器的两条线就可以显示相同的信息。然后，通过消隐与AND门28n相关的线，显示器可以表现为滚动。另外，屏幕可以表现为向下滚动(通过提供行n-1而不是n+1)或者可表现为快速滚动(例如通过提供n+3而不是n+1)。这种双行模式还有其它作用，例如快速屏幕利用特定颜色填充，这也可以通过不对以前写入的行(例如行n)进行消隐来实现。
应当理解，上述实施例只是用于说明而不是限制本发明，本领域技术人员可以在不脱离附加权利要求的范围的情况下实现多种替换实施例。在权利要求中，任何置于括号中的附图标记都不对权利要求进行限制。词汇“包括”并不排除权利要求中列出的元件或步骤以外的其它元件或步骤。元件前面的词汇“一”或“一个”并不排除多个这样元件的可能性。本发明可通过包括多个独立元件的硬件来实现，也可以通过被合适编程的计算机来实现。在装置权利要求中枚举了多个装置，其中一些可以利用完全相同的硬件来实现。在彼此不同的从属权利要求中说明的特定手段的事实并不表示不能使用这些手段的组合。
权利要求
1.用于具有N+1像素行的矩阵显示装置(30)的行寻址电路，包括一控制器(20)，用于选择性地施加行地址，并选择性地激活选择解码器使能信号和第一预写入解码器使能信号；一选择解码器(12)，具有一选择解码器使能输入端(E2)，用于接收所述选择性激活的选择解码器使能信号；一选择地址输入端，用于接收所述选择性激活的行地址；和N+1个选择行使能输出端，每个输出端都与N+1像素行之一相关并与行地址之一相关，其中当激活选择解码器使能信号时，在选择行使能输出端中与所施加的行地址相关的一个上产生选择行使能信号；和一第一预写入解码器(14)，具有一第一解码器使能输入端(E4)，用于接收所述选择性激活的第一预写入解码器使能信号；一第一预写入地址输入端，用于接收所述选择性施加的行地址；和N+1个第一预写入行使能输出端，每一个都与N+1像素行之一相关并与行地址之一相关，其中当激活第一预写入使能信号时，在第一预写入行使能输出端中与所施加的行地址相关的一个上产生第一预写入行使能信号；和N+1个逻辑组合电路(28n)，每个都与所述选择解码器(12)的选择行使能输出端中对应的一个以及所述第一预写入解码器(14)的第一预写入行使能输出端中对应的一个连接，并产生一行选择信号，该行选择信号用于在所述N+1像素行中选择预定的像素行。
2.如权利要求1所述的行寻址电路，还包括一地址总线(18)，它连接在控制器(20)、选择解码器(12)以及第一预写入解码器(14)之间，其中控制器(20)在地址总线(18)上施加行地址。
3.如权利要求1所述的行寻址电路，其中所述控制器(20)同时激活选择解码器使能信号和第一预写入解码器使能信号。
4.如权利要求1所述的行寻址电路，其中在逻辑组合电路(28n)产生用于在所述N+1像素行中选择一预定像素行的行选择信号的同时，逻辑组合电路(28n)还产生用于在所述N+1像素行中选择一第二预定像素行的第二行选择信号。
5.如权利要求1所述的行寻址电路，其中每个逻辑组合电路(28n)都向显示装置的行驱动器(32)提供行选择信号。
6.如权利要求1所述的行寻址电路，其中控制器(20)还选择性地激活第二预写入解码器使能信号；该电路还包括一第二预写入解码器(16)，该第二预写入解码器具有一第三解码器使能输入端(E6)，用于接收所述选择性激活的第二预写入解码器使能信号；一第二预写入地址输入端，用于接收所述选择性提供的行地址；和N+1个第二预写入行使能输出端，每一个都与N+1像素行之一相关并与行地址之一相关，其中当激活第二预写入解码器使能信号时，在第二预写入行使能输出端中与所提供的行地址相关的一个上产生第二预写入行使能信号；并且N+1个逻辑组合电路(28n)中的每个都与所述第二预写入解码器(16)的第二预写入行使能输出端中对应的一个连接。
7.如权利要求6所述的行寻址电路，其中所述控制器(20)同时激活选择解码器使能信号、第一预写入解码器使能信号和第二预写入解码器使能信号。
8.用于寻址显示装置(30)中N+1个像素行的装置，包括多个解码器(12、14、16)，每个接收对应像素行之一的一解码器使能信号和一地址，响应于此为显示装置(30)的多个行提供多个行使能信号；和用于逻辑组合该多个解码器(12、14、16)的行使能信号的装置，从而产生用于选择将被提供有数据的显示装置中的一像素行的行选择信号。
9.如权利要求8所述的装置，其中用于逻辑组合该多个解码器(12、14、16)的行使能信号的装置包括多个逻辑组合电路(28n)，每个逻辑组合电路接收各解码器(12、14、16)的多个行使能信号中的对应的一个。
10.如权利要求8所述的装置，其中所有的解码器都通过共同连接的地址总线接收相同的地址。
11.如权利要求10所述的装置，还包括一控制器(20)，用于向解码器(12、14、16)提供解码器使能信号和地址。
12.如权利要求11所述的装置，其中所述控制器交织实现多个解码器(12、14、16)的激活。
13.如权利要求11所述的装置，其中控制器同时向该多个解码器(12、14、16)中的至少两个提供解码器使能信号。
14.如权利要求8所述的装置，其中该多个解码器(12、14、16)包括一第一预写入解码器(14)，激活行使能信号之一从而向对应的像素行写入第一消隐数据；一选择解码器(12)，激活行使能信号之一从而向对应的像素行写入图像数据。
15.如权利要求14所述的装置，其中多个解码器(12、14、16)还包括一第二预写入解码器(16)，该解码器用于激活行使能信号之一从而向对应的像素行写入第二预写入数据。
全文摘要
用于实现随机行选择、预写入和双向滚动的行寻址电路，包括多个解码器(12、14、16)，每个解码器与一地址总线(18)连接，每个具有一解码器使能输入端(E2、E4、E6)，每个为像素阵列行提供行使能信号。各解码器(12、14、16)输出的各行的行使能信息可以逻辑合并在一起从而产生合成的行驱动信息。有利地，每个解码器(12、14、16)都与相同的地址总线(18)连接，由一共用控制器(20)产生每个解码器使能信号。通过利用这些行使能信号，与地址总线(18)上的地址信息同步地，向各像素提供正确的行驱动信息，例如预写入或图像信息。通过使能两个行来接受相同的图像信息可以实现双向滚动。
文档编号G09G3/20GK1539134SQ02815195
公开日2004年10月20日 申请日期2002年7月31日 优先权日2001年8月3日
发明者P·詹森, L·R·阿尔布, P 詹森, 阿尔布 申请人:皇家飞利浦电子股份有限公司