专利名称：数据锁存电路和电子装置的制作方法
技术领域：
本发明涉及对数字信号采样的数据锁存电路，本发明还涉及在一部分驱动电路内采用数据锁存电路的有源矩阵显示器件。此外，本发明还涉及采用有源矩阵显示器件的电子装置。
背景技术：
近年来，由于其在移动装置等中的应用需求，诸如液晶显示器件和发光器件之类的有源矩阵显示器件已经得到了进展。特别是采用由制作在绝缘体上的多晶半导体(多晶硅)组成的薄膜晶体管(TFT)来集成形成像素电路和驱动电路(以下称为“内部电路”)的技术，得到了积极的开发。内部电路包括源信号线驱动电路和栅信号线驱动电路等。这些驱动电路控制着排列成矩阵的像素电路。
此外，内部电路通过FPC(柔性印刷电路)被连接到控制器IC等(以下称为“外部电路”)，其工作从而被控制。通常，为了降低功耗，用作外部电路的IC的驱动电压(亦即信号的幅度)低于内部电路的驱动电压。目前，工作于3.3V电压的IC被典型地用作外部电路，而内部电路的驱动电压为10V，比外部电路的驱动电压高。因此，在3.3V下将信号从外部电路输入到内部电路的情况下，必须用电平移位电路等将信号的幅度转换成10V左右。
但在外部电路中进行电平移位的情况下，出现一些问题，例如诸如电平移位IC和电源IC之类的组成部分增多，功耗从而增大。另一方面，在输入到移位寄存器和数据锁存电路等之前在内部电路中进行电平移位的情况下，出现诸如布局面积和功耗增大或高频运行困难之类的问题。因此，需要一种方法来直接地将幅度低的信号从外部电路输入到组成内部电路的驱动电路的移位寄存器和数据锁存电路等，以便得到精确的运行(以下将此方法称为“低压驱动”)。
作为有源矩阵显示器件的驱动方法，有数字驱动方法和模拟驱动方法。在采用数字驱动方法的情况下，在构成内部电路的源信号线驱动电路中需要一种根据来自移位寄存器的采样脉冲对数字视频信号进行顺序采样的数据锁存电路。
在数据锁存电路中，有处置低电压信号输入的电路(参见下面的专利文件1)。
(专利文件1日本专利公开No.Hei 11-184440)但由于TFT特性变化的影响，处置低电压信号输入的数据锁存电路可能失效。
图2(A)示出了一种常规的数据锁存电路。此数据锁存电路包括钟控反相器2005和反相器2006。钟控反相器2005包括全部串联连接的P沟道TFT 2001和2002以及N沟道TFT 2003和2004。P沟道TFT 2001的栅电极被输入来自移位寄存器的采样脉冲(LAT)，而源电极具有馈送电源VDD的连接结构。N沟道TFT 2004的栅电极被输入采样脉冲(LAT)的反相脉冲(LATB)，而源电极具有馈送电源VSS的连接结构。P沟道TFT 2002和N沟道TFT 2003的栅电极被输入数字信号(DATA)。此外，P沟道TFT 2002和N沟道TFT 2003的漏电极被连接到反相器2006。
图2(B)是图2(A)中常规数据锁存电路的时序图。参照图2(A)和2(B)来描述常规数据锁存电路的工作。应该指出的是，待要输入的数字信号(以下称为“数据信号”)具有数字格式，亦即是一种具有表示“1”的电位和表示“0”的电位的信号。在本说明书中的任何情况下，表示“1”的电位的电平被称为“H电平”，而表示“0”的电位被称为“L电平”，而不管电位如何。除非另有说明，电位电平都满足L电平＜H电平。
首先，在T1周期中，从移位寄存器输入处于L电平的采样脉冲(LAT)。
然后，LAT处于L电平，而LATB处于H电平，使P沟道TFT 2001和N沟道TFT 2004导通。此时，当DATA处于H电平时，P沟道TFT 2002被关断，而N沟道TFT 2003被导通，钟控反相器2005于是输出VSS。另一方面，当DATA处于L电平时，P沟道TFT 2002被导通，而N沟道TFT 2003被关断，钟控反相器2005于是输出VDD。
(本发明待要解决的问题)在常规数据锁存电路中，在执行低电压驱动的情况下，亦即在直接从外部电路输入数字信号DATA的情况下，参照图2(A)和2(B)来描述其驱动。此处假设VSS为-2V，VDD为5V，各个LAT和LATB的H电平为5V，L电平为-2V，且DATA的H电平为3V，L电平为0V。
首先，在周期T1中，采样脉冲LAT从移位寄存器被输入。然后，LAT处于H电平(5V)，而LATB处于L电平(-2V)，从而导通P沟道TFT 2001和N沟道TFT 2004。此时，当DATA处于H电平(3V)时，P沟道TFT 2002被关断，而N沟道TFT 2003被导通。钟控反相器2005于是输出VSS。但此时若P沟道TFT 2002的阈值电压|VTH|为2V或以下，则P沟道TFT 2002被突然导通，从而流动泄漏电流。
而且，P沟道TFT 2002和N沟道TFT的特性，特别是阈值特性变化。结果，当P沟道TFT 2002在|Vgs|＝2V下的开态电流大于N沟道TFT 2003在|Vgs|＝5V下的开态电流时，逻辑被反转，使钟控反相器2005的输出成为VDD而不是VSS。
另一方面，当DATA处于L电平(0V)时，且当N沟道TFT 2003的|VTH|为2V或以下时，N沟道TFT 2003被突然导通，从而流动泄漏电流。而且，当N沟道TFT 2003在|Vgs|＝2V下的开态电流大于P沟道TFT 2002在|Vgs|＝5V下的开态电流时，逻辑被反转，使钟控反相器2005的输出成为VSS而不是VDD。
考虑到上述问题而提出了本发明，并提供了一种数据锁存电路，此数据锁存电路不容易受到TFT特性变化的影响，并能够以低的功耗和高的频率工作。
发明内容
(解决问题的方法)具有确定数据信号处于H电平或L电平的反相器的本发明的数据锁存电路，被构造成提供一种用来短路反相器的输入端子和输出端子的装置，反相器的输入端子被连接到电容器的一个电极，而电容器的另一电极对数据信号或参考电位采样。
首先，将反相器的输入端子和输出端子短路，反相器的输入端子和电容器的一个端子被设定在反相器的阈值电位，而电容器的另一电极被设定在参考电位。
然后，数据信号被采样到设定在参考电位的电容器另一电极。因此，通过电容器被连接的反相器输入端子的电位变得高于或低于阈值电位，从而有可能确定数据信号处于H电平或处于L电平。
因此，即使当数据信号的幅度相对地小于电源电压的宽度时，也能够得到精确的工作而不受TFT特性变化的影响。
下面来描述本发明的结构。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的反相器、以及连接在反相器输入端子和输出端子之间的开关，其特征在于，在复位周期期间，开关被导通，且第一电位被输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，数字信号被输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的反相器、连接在反相器输入端子和输出端子之间的第一开关、以及连接到第二电极的第二和第三开关，此数据锁存电路的特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将数字信号输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器输入端子和输出端子之间的开关、其输入端子被连接到第一反相器输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第二反相器输入端子和输出端子的钟控反相器，其特征在于，在复位周期期间，开关被导通，第一电位被输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，数字信号被输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、其输入端子被连接到第一反相器输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第二反相器输入端子和输出端子的钟控反相器，其特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将数字信号输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器输入端子和输出端子之间的开关、其输入端子被连接到第一反相器输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第一反相器输入端子和输出端子的钟控反相器，其特征在于，在复位周期期间，开关被导通，第一电位被输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，数字信号被输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、其输入端子被连接到第一反相器输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第一反相器输入端子和输出端子的钟控反相器，其特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将数字信号输入到电容器装置的第二电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极和第三电极的反相器、以及连接在反相器输入端子和输出端子之间的开关，其特征在于，在复位周期期间，开关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极和第三电极的反相器、连接在反相器输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、连接到第四电极的第四和第五开关，其特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到第一电容器装置的第二电极，而第四开关被被导通，以便将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将数字信号输入到第一电容器装置的第二电极，而第五开关被导通，以便将数字信号输入到第二电容器装置的第四电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极且其输出端子被连接到第三电极的第一反相器、连接在第一反相器输入端子和输出端子之间的第一开关、具有第五和第六电极的第三电容器装置、具有第七和第八电极的第四电容器装置、其输入端子被连接到第五电极且其输出端子被连接到第七电极的第二反相器、连接在第二反相器输入端子和输出端子之间的第二开关、其输入端子被连接到第四和第八电极的第三反相器、以及连接在第三反相器输入端子和输出端子之间的第三开关，其特征在于，在复位周期期间，第一和第二开关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
对数字信号采样的本发明数据锁存电路包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极且其输出端子被连接到第三电极的第一反相器、连接在第一反相器输入端子和输出端子之间的第一开关、具有第五和第六电极的第三电容器装置、具有第七和第八电极的第四电容器装置、其输入端子被连接到第五电极且其输出端子被连接到第七电极的第二反相器、连接在第二反相器输入端子和输出端子之间的第二开关、其输入端子被连接到第四和第八电极的第三反相器、连接在第三反相器输入端子和输出端子之间的第三开关、以及连接到第一电极和第五电极的第五电容器装置，其特征在于，在复位周期期间，第一和第二关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
第一电位可以是作为数字信号的电位1或电位0。
有可能用来自前级移位寄存器的采样脉冲来确定复位周期，同时用来自本级移位寄存器的采样脉冲来确定采样周期。
数字信号的幅度可以被设定得比用于数据锁存电路的电源电压的宽度相对更小。
来自前级移位寄存器的输出脉冲可以被用于钟控反相器的控制端子。
此外，可以用薄膜晶体管来形成数据锁存电路。
(本发明的效果)根据本发明的数据锁存电路，即使当输入信号的幅度小于电源电压的宽度时，也能够得到精确的工作而不受TFT特性变化的影响。因此，不要求来自外部电路的信号被电平移位，从而能够降低功耗、布局面积、以及成本。
图1示出了本发明的一种实施例模式。
图2示出了一种常规数据锁存电路。
图3示出了一般反相器的VIN-VOUT特性。
图4是外部电路和显示板的示意图。
图5示出了源信号线驱动电路的结构。
图6示出了本发明的一种实施例模式。
图7示出了本发明的一种实施例模式。
图8示出了本发明的一种实施例模式。
图9是能够应用本发明的电子装置。
图10示出了一般的钟控反相器。
具体实施例方式
下面来描述本发明的实施例模式。
(实施例模式1)图1(A)示出了本实施例模式的数据锁存电路的结构。
本实施例模式的数据锁存电路包括数据采样开关1001、参考开关1002、用来设定阈值数值的开关1003、电容器装置1004、以及校正反相器1005。在本实施例模式的数据锁存电路中，用“块x”来表示包括数据采样开关1001、参考开关1002、以及电容器装置1004的电路块。此外，若有需要，可以提供反相器1006。
数据采样开关1001的开/关由LAT来控制。待要输入的DATA被输入到参考开关1002与电容器装置1004的第二电极的连接节点(以下称为“节点a”)。参考开关1002的开/关由LAT-1控制。参考开关1002对第一电位(以下称为“参考电位”)进行采样，并将参考电位输出到数据采样开关1001与电容器装置1004的第二电极的连接节点，亦即节点a。校正反相器1005的输入端子和输出端子通过用来设定阈值数值的开关1003被电连接。校正反相器1005的输入端子与用来设定阈值数值的开关1003之间、以及其输出端子与用来设定阈值数值的开关1003之间的连接节点，分别被称为“节点b”和“节点c”。用来设定阈值数值的开关1003的开/关由LAT-1控制。校正反相器1005将数据输出到连接于节点c的反相器1006。
图1(B)是本实施例模式的数据锁存电路的时序图。参照图1(A)和图1(B)来描述本实施例模式的数据锁存电路在低电压下被驱动的情况下的工作。在本实施例模式中，假设VSS为-2V，VDD为5V，各个LAT、LATB、LAT-1、LAT-1B的H电平为5V，而其L电平为-2V，DATA的H电平为3V，而其L电平为0V，且参考电位为1.5V，这是DATA的L电平与H电平之间的中间电位。优选地，在周期T1期间输入的LAT不与在周期T2期间输入的脉冲LAT-1重叠。
首先，在周期T1中执行复位操作。采样脉冲LAT-1(5V)从前一级的移位寄存器被输入到当前的数据锁存电路，参考开关1002和用来设定阈值数值的开关1003从而被打开。结果，节点a就处于参考电位(1.5V)。由于节点c的电位被反馈，故节点b的电位不改变，而节点b的电位处于校正反相器1005的阈值电位(此处假设为2V)。
随后开始周期T2，其中，当前数据锁存电路确定输入DATA是H电平还是L电平。来自移位寄存器的采样脉冲LAT(5V)被输入到当前数据锁存电路，数据采样开关1001从而被打开。当输入的DATA处于H电平(3V)时，节点a的电位从1.5V改变到3V。由于电容器装置1004两端之间的电位差被保持，故节点b的电位改变了约为节点a处的电压改变量。因此，节点b的电位从2V提高了大约1.5V，达到大约3.5V。
图3示出了一般反相器的VIN(输入信号电压)-VOUT(输出信号电压)特性。如图3所示，当VIN即使少量改变为高于或低于阈值数值时，VOUT也很大程度地更靠近VDD或VSS。
由于节点b在周期T1中被设定在校正反相器1005的阈值电位，故节点c对节点b电位的改变反应灵敏。在此情况下，随着节点b的电位从2V提升到大约3.5V，节点c的电位很大程度地更靠近VSS。节点c的电位由反相器1006调节，且VDD(H电平)被输出到输出OUT。
另一方面，当DATA在周期T2中处于L电平(0V)时，节点a的电位从1.5V降低到0V，且节点b的电位从2V降低了大约1.5V，达到大约0.5V。以这种方式，由于节点b的电位从阈值电位降低，故节点c的电位很大程度地更靠近VDD。节点c的电位通过反相器1006进一步调节，且VSS(L电平)被输出到输出OUT。
此外，在参考电位是固定电位的情况下，理想地是数据信号(此处为DATA)幅度的中间电位，但严格地说不一定必须是中间电位。参考电位可以改变至数据信号的幅度内的一定程度，而为不同于数据信号的最高电位或最低电位。
作为替换，数据信号DATA的反相信号在向前移位一个数据之后，可以被输入作为参考电位。在此情况下，当DATA处于例如H电平(3V)时，在复位周期T1中节点a处于L电平(0V)，而当处于H电平(3V)的DATA在采样周期T2中被输入时，节点a和节点b改变了大约3V，这有利于校正反相器1005的精确工作。即使当DATA处于L电平(0V)时，节点a在复位周期T1中也处于H电平(3V)，且处于L电平(0V)的DATA在采样周期T2中被输入。因此，节点a和节点b以相似的方式改变了大约3V。
如本实施例模式所述，在数据锁存电路中，预先得到了在确定数据信号DATA将处于H电平还是处于L电平之后输出的反相器的阈值电位，并根据其改变为高于还是低于阈值电位而确定数据信号处于H电平还是处于L电平。于是，即使当输入信号的幅度相对于电源电压的宽度很小时，也能够得到精确的工作而不受TFT特性变化造成的阈值改变的影响。因此，能够实现低功耗和高频工作。特别是，本发明优选应用于采用TFT特性变化大的多晶硅TFT的数据锁存电路。
此外，对于根据本发明的多晶硅TFT制造中的结晶化方法，可以采用激光结晶化、采用RTA的热结晶化、退火炉、采用有利于结晶化的金属元素的热结晶化、或这些结晶化方法的组合。
(实施例模式2)在采用图1(A)所示数据锁存电路的情况下，可以利用钟控反相器6002等来进行保持，或如图6(A)和6(B)所示，可以利用电容器装置6003等来进行保持。对于钟控反相器6002，可以采用一般的钟控反相器。
图10示出了一般的钟控反相器。钟控反相器10001包括全部串联连接的第一P沟道TFT 10002、第二P沟道TFT 10003、第一N沟道TFT 10004、以及第二N沟道TFT 10005。假设输入到第一P沟道TFT 10002栅电极的端子是控制端子1，输入到第二P沟道TFT 10003和第一N沟道TFT 10004栅电极的端子是输入端子，输入到第二N沟道TFT 10005栅电极的端子是控制端子2，以及第二P沟道TFT 1003和第一N沟道TFT 1004的连接端子是输出端子。
图6(A)对应于额外配备有电容器装置6003和钟控反相器6002的图1(A)。钟控反相器6002连接到回路结构中的反相器6001。保持脉冲HOLD被输入到钟控反相器6002的控制端子1，而HOLD的反相脉冲HOLDB被输入到其控制端子2。其余各组成部分类似于图1(A)。
图6(B)对应于额外配备有钟控反相器6102的图1(A)。钟控反相器6102被连接到回路结构中的校正反相器6101。保持脉冲HOLD被输入到钟控反相器6102的控制端子1，而HOLD的反相脉冲HOLDB被输入到其控制端子2。其余各组成部分类似于图1(A)。
HOLD脉冲最好是图6(C)中的时序图所示的诸如6201和6202之类的脉冲。移位寄存器的输出脉冲可以被用作这种脉冲。至于工作，在采样周期T2终止之后，钟控反相器6002或6102被导通，然后开始保持操作。
如在本实施例模式中那样，借助于用钟控反相器等进行保持，能够精确地保持H电平和L电平预定的周期。
(实施例模式3)图7示出了图1(A)中数据锁存电路的两个块x被并联连接的情况。分别输入到两个参考开关的两个参考电位之一被设定在最高电位(电平与DATA的H电平相等的电位)，而另一个被设定在最低电位(电平与DATA的L电平相等的电位)。
本实施例模式中的数据锁存电路包括并联连接的块y和块y’、其输入端子被连接到块y和块y’的连接节点其中之一的校正反相器7008、串联连接到校正反相器7008的反相器7009、连接在校正反相器7008的输入端子和输出端子之间的用来设定阈值数值的开关7007、以及钟控反相器7009。
块y包括串联连接的第一数据采样开关7001和第一电容器装置7005，以及用来将信号DH输入到其连接节点(以下称为“节点a”)的第一参考开关7003。块y’包括串联连接的第二数据采样开关7002和第二电容器装置7006，以及用来将信号DL输入到其连接节点(以下称为“节点a”)的第二参考开关7004。
此外，第一数据采样开关7001和第二数据采样开关7002每一个的开/关由LAT来控制，从而对DATA采样。第一参考开关7003、第二参考开关7004、以及用来设定阈值数值的开关7007每一个的开/关由LAT-1来控制。用来设定阈值数值的开关7007提供在校正反相器7008的输入端子与输出端子之间。校正反相器7008的输入端子与用来设定阈值数值的开关7007之间、以及校正反相器7008的输出端子与用来设定阈值数值的开关7007之间的连接节点，分别被称为“节点b”和“节点c”。在本实施例模式中，假设VSS是-2V，VDD是5V，各个LAT、LATB、LAT-1、以及LAT-1B的H电平是5V，而其L电平是0V，且DATA的H电平(DH)是3V，而其L电平(DL)是0V。
本实施例模式中的时序图类似于图1(B)所示实施例模式1的时序图。因此，此处参照图1(B)来进行描述。首先，在复位周期T1中，LAT-1处于H电平(5V)，第一参考开关7003、第二参考开关7004、以及用来设定阈值数值的开关7008被导通。然后，节点a处于电位DH(3V)，而节点a’处于电位DL(0V)。节点b处于校正反相器7008的阈值电压(此处假设为2V)。
随后，在数据采样周期T2中，LAT处于H电平(5V)，且LAT-1处于L电平(0V)。然后，第一数据采样开关7001和第二数据采样开关7002被导通。当DATA处于H电平(3V)时，节点a保持3V不变，而节点a’从0V改变到3V。于是，节点b从2V提升了大约1.5V，达到3.5V。结果，节点c很大程度地更靠近VSS(-2V)。
另一方面，当DATA处于L电平(0V)时，节点a从3V改变到0V，而节点a’保持0V不变。于是，节点b从2V降低了大约1.5V，达到大约0.5V。因此，节点c很大程度地更靠近VDD(5V)。
如上所述，根据本实施例模式的数据锁存电路，即使当输入信号的幅度相对于电源电压的宽度很小时，也能够实现精确的工作而不受TFT特性的影响。因此，能够实现低功耗和高频工作。而且，根据本实施例模式的数据锁存电路，借助于将分别被输入到两个参考开关的两个参考电位其中之一设定在数据信号的最高电位(DH)，而将另一个设定在数据信号的最低电位(DH)，就不特别要求用作参考电位的中间电位，这有助于减少电源的数目。
(实施例模式4)图8(A)示出了结构不同于实施例模式1-3的本发明的数据锁存电路。
本实施例模式的数据锁存电路包括并联连接的块z和块z’、其输入端子被连接到块z和块z’的连接节点之一的第一校正反相器8001、串联连接到第一校正反相器8001的反相器8002、以及提供在第一校正反相器8001的输入端子与输出端子之间的用来设定阈值数值的第一开关8003。
块z包括全部串联连接的第一采样开关8004、第一电容器装置8008、第二校正反相器8010、以及第三电容器装置8012，用来将DH(电平等于DATA的H电平的电位)采样到第一采样开关8004与第一电容器装置8008的连接节点(以下称为“节点a”)的第一参考开关8006，以及提供在第二校正反相器8010的输入端子与输出端子之间的用来设定阈值数值的第二开关8014。块z’包括全部串联连接的第二采样开关8005、第二电容器装置8009、第三校正反相器8011、以及第四电容器装置8013，用来将DL(电平等于DATA的L电平的电位)采样到第二采样开关8005和第二电容器装置8009的连接节点(以下称为“节点a”)的第二参考开关8007，以及提供在第三校正反相器8011的输入端子与输出端子之间的用来设定阈值数值的第三开关8015。
DATA被输入到块z和块z’的另一连接节点，亦即第一采样开关8004和第二采样开关8005的连接节点。第一采样开关8004和第二采样开关8005每一个的开/关由LAT来控制。第一参考开关8006、第二参考开关8007、用来设定阈值数值的第二开关8014、以及用来设定阈值数值的第三开关8015每一个的开/关由LAT-1来控制。
第一校正反相器8001的输入端子与用来设定阈值数值的第一开关8003之间、以及第一校正反相器8001的输出端子与用来设定阈值数值的第一开关8003之间的连接节点，分别被称为“节点b”和“节点c”。第二校正反相器8010的输入端子与用来设定阈值数值的第二开关8014之间、以及第二校正反相器8010的输出端子与用来设定阈值数值的第二开关8014之间的连接节点，分别被称为“节点a2”和“节点a3”。第三校正反相器8011的输入端子与用来设定阈值数值的第三开关8015之间、以及第三校正反相器8011的输出端子与用来设定阈值数值的第三开关8015之间的连接节点，分别被称为“节点a2’”和“节点a3’”。本实施例中的时序图类似于图1(B)所示实施例模式1的时序图。因此，参照图1(B)来描述操作。
首先，在复位周期T1中，LAT-1处于H电平(VDD)，节点a处于电位DH，节点a’处于电位DL，节点a2和节点a3处于第二校正反相器8010的阈值电位，而节点a2’和节点a3’处于第三校正反相器8011的阈值电位。
随后，在数据采样周期T2中，LAT处于H电平(VDD)，且DATA被采样。当DATA处于H电平时，节点a和节点a2的电位保持不变，而节点a’的电位从DL改变到H电平，且节点a2’的电位被提升了DATA幅度的量。节点a3’的电位很大程度地更靠近VSS，且节点b的电位降低。因此节点c的电位很大程度地更靠近VDD。
另一方面，当DATA处于L时，节点a’和节点a2’的电位保持不变，而节点a的电位从DH改变到L电平，且节点a2的电位降低了DATA幅度的量。此外，节点a3的电位很大程度地更靠近VDD，而节点b的电位被提升。节点c的电位于是很大程度地更靠近VSS。
此外，在DATA处于H电平时节点a2的电位或DATA处于L电平时节点a2’的电位由于对DATA采样时的开关噪声而被改变，从而可能引起失效的情况下，期望如图8(B)所示在节点a2与节点a2’之间提供第五电容器装置8016。利用电容器装置8016，节点a2和节点a2’的电位沿相同的方向改变，防止了失效。
如上所述，根据本实施例模式的数据锁存电路，即使当输入信号的幅度相对于电源电压的宽度较其它实施例模式的输入信号的幅度更小时，也能够获得精确的工作而不受TFT特性变化的影响。因此，实现了低功耗和高频工作。而且，根据本实施例模式的数据锁存电路，借助于将分别被输入到两个参考开关的两个参考电位其中之一设定在数据信号的最高电位(DH)，而将另一个设定在数据信号的最低电位(DL)，就不特别要求用作参考电位的中间电位，这有助于减少电源的数目。
虽然前面在实施例模式1-4中所述的是N沟道TFT被用于数据采样开关、参考开关、以及用来设定阈值数值的开关的每一个的情况，但根据电源和信号电压的数值或信号的幅度，可以用P沟道TFT或具有N沟道和P沟道TFT二者的模拟开关来代替全部或部分N沟道TFT。
此外，虽然来自前一级移位寄存器的采样脉冲被用作复位脉冲LAT-1，但其也可以是来自更前几级的移位寄存器的采样脉冲，或可以输入一个脉冲来复位。或者，所有的级可以一次复位。电压的设定也不局限于此。
(实施例)(实施例1)此处描述的是其中应用了本发明的数据锁存电路的有源矩阵显示器件及其驱动的一种结构。
图4是外部电路的方框图和面板的示意图。此处作为例子的是有源矩阵EL显示器件。
如图4所示，有源矩阵显示器件包括外部电路4004和面板4010。外部电路4004包括A/D转换单元4001、电源单元4002、以及信号发生单元4003。A/D转换单元4001将作为模拟信号的视频数据信号输入转换成数字信号，然后将其提供给源信号线驱动电路4006。电源单元4002从诸如电池和电源插座之类的电源中产生具有所需电压值的电源，并将其提供给源信号线驱动电路4006、栅信号线驱动电路4007、EL元件4011、信号发生单元4003等。信号发生单元4003被输入以电源、视频信号、同步信号等，并对各种信号进行转换以及产生用来驱动源信号线驱动电路4006和栅信号线驱动电路4007的时钟信号等。
来自外部电路4004的信号和电源通过FPC从面板4010中的FPC连接部分4005被输入到内部电路、EL元件4011等。
面板4010包括玻璃衬底4008上的FPC连接部分4005、内部电路、以及EL元件4011。内部电路包括源信号线驱动电路4006、栅信号线驱动电路4007、以及像素部分4009。
在衬底的中心，设置像素部分4009，源信号线驱动电路4006和栅信号线驱动电路4007设置在其外围。EL元件4011和EL元件的反电极形成在像素部分4009的整个表面上。
图5是更详细的方框图，示出了源信号线驱动电路4006。
源信号线驱动电路4006包括具有多级D触发器(延迟触发器；D-FF)5001的移位寄存器5002、数据锁存电路5003、锁存电路5004、电平移位器5005、缓冲器5006等。本发明的数据锁存电路可以应用于数据锁存电路5003部分。可以采用任何一个实施例模式所述的数据锁存电路。虽然此处对本发明应用于数据锁存电路5003的情况进行了描述，但数据锁存电路也可以被应用于锁存电路5004。
待要输入的信号是时钟信号线(S-CK)、反相的时钟信号线(S-CKB)、启动脉冲(S-SP)、数字视频信号(DATA)、以及锁存脉冲(Latch Pulse)。至于参考电位，输入了数字视频信号幅度的中间电位。
首先，根据时钟信号、时钟反相信号、以及启动脉冲输入的时序，采样脉冲从移位寄存器5002被依次输出。采样脉冲被输入到数据锁存电路5004。数据锁存电路5004被从前级的D-FF 5001输入的采样脉冲复位，然后在输入来自本级的D-FF 5007的采样脉冲的时序下，对数字视频信号采样，从而将其保持。此操作从第一列依次进行。
当在最后一级的数据锁存电路5003中完成数字视频信号的保持时，锁存脉冲在水平回扫周期中被输入。然后，保持在数据锁存电路5003中的数字视频信号被立即传送到锁存电路5004。随后，信号在电平移位器5005中被电平移位，然后，在被缓冲器5006调节之后，这些信号被立即输出到源信号线S1-Sn。此时，H电平和L电平被输入到由栅信号线驱动电路4007选择的行中的像素，从而控制EL元件4011发光或不发光。
虽然在本实施例中面板4010和外部电路4004被分开提供在有源矩阵显示器件中，但它们也可以集成在同一个衬底上。此外，虽然有机EL用作显示器件的例子，但也可以利用采用有机EL或液晶显示器件之外的发光元件的发光设备。源信号线驱动电路4006也可以移除电平移位器5005和缓冲器5006。
(实施例2)如实施例1所述，本发明的数据锁存电路能够用于各种显示器件，且此显示器件能够用于各种电子装置的显示部分。特别是本发明的显示器件能够优选地用于要求低功耗的移动装置。
这些电子装置的具体例子包括移动信息装置(移动电话、移动计算机、便携式游戏机、电子书等)、摄像机、数码相机、目镜式显示器、显示器、导航系统等。图9(A)-9(D)示出了这些电子装置的具体例子。
图9(A)是一种显示器，它包括外壳9001、音频输出部分9002、显示部分9003等。采用本发明的数据锁存电路的显示器件能够用于显示部分9003。此显示器件包括个人计算机、电视广播接收机、广告显示器等的所有信息显示器件。
图9(B)是一种移动计算机，它包括主体9101、触屏笔9102、显示部分9103、操作开关9104、外部接口9105等。采用本发明的数据锁存电路的显示器件能够用于显示部分9103。
图9(C)是一种游戏机，它包括主体9201、显示部分9202、操作开关9203等。采用本发明的数据锁存电路的显示器件能够用于显示部分9202。
图9(D)是一种移动电话，它包括主体9301、音频输出部分9302、音频输入部分9303、显示部分9304、操作开关9305、天线9306等。采用本发明的数据锁存电路的显示器件能够用于显示部分9304。
工业应用性如上所述，本发明的数据锁存电路能够应用于对数字数据进行采样的所有电路，特别是适合应用于显示器件的驱动电路。此外，在其驱动电路部分中采用本发明的数据锁存电路的显示器件的应用范围是如此之广，以至于能够应用于各种领域的显示器件。
权利要求
1.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子连接到第一电极的反相器、以及连接在反相器的输入端子和输出端子之间的开关，其中，数据锁存电路的特征在于，在复位周期期间，开关被导通，且输入第一电位到电容器装置的第二电极，并在复位周期之后的采样周期期间，该数字信号被输入到电容器装置的第二电极。
2.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的反相器、连接在反相器的输入端子和输出端子之间的第一开关、以及连接到第二电极的第二和第三开关，其中，数据锁存电路的特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将该数字信号输入到电容器装置的第二电极。
3.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的开关、其输入端子被连接到第一反相器的输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第二反相器的输入端子和输出端子的钟控反相器，其中，数据锁存电路的特征在于，在复位周期期间，开关被导通，输入第一电位到电容器装置的第二电极，并在复位周期之后的采样周期期间，该数字信号被输入到电容器装置的第二电极。
4.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、其输入端子被连接到第一反相器的输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第二反相器的输入端子和输出端子的钟控反相器，其中，数据锁存电路的特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将该数字信号输入到电容器装置的第二电极。
5.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的开关、其输入端子被连接到第一反相器的输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第一反相器的输入端子和输出端子的钟控反相器，其中，数据锁存电路的特征在于，在复位周期期间，开关被导通，输入第一电位到电容器装置的第二电极，并在复位周期之后的采样周期期间，该数字信号被输入到电容器装置的第二电极。
6.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的电容器装置、其输入端子被连接到第一电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、其输入端子被连接到第一反相器的输出端子的第二反相器、以及其输出端子和输入端子分别被连接到第一反相器的输入端子和输出端子的钟控反相器，其中，数据锁存电路的特征在于，在复位周期期间，第一开关和第二开关被导通，以便将第一电位输入到电容器装置的第二电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将该数字信号输入到电容器装置的第二电极。
7.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极和第三电极的反相器、以及连接在反相器的输入端子和输出端子之间的开关，其中，数据锁存电路的特征在于，在复位周期期间，开关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，该数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
8.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极和第三电极的反相器、连接在反相器的输入端子和输出端子之间的第一开关、连接到第二电极的第二和第三开关、连接到第四电极的第四和第五开关，其中，数据锁存电路的特征在于，在复位周期期间，开关和第二开关被导通，以便将第一电位输入到第一电容器装置的第二电极，同时第四开关被被导通，以便将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，第三开关被导通，以便将数字信号输入到第一电容器装置的第二电极，同时第五开关被导通，以便将该数字信号输入到第二电容器装置的第四电极。
9.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极且其输出端子被连接到第三电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的第一开关、具有第五和第六电极的第三电容器装置、具有第七和第八电极的第四电容器装置、其输入端子被连接到第五电极且其输出端子被连接到第七电极的第二反相器、连接在第二反相器的输入端子和输出端子之间的第二开关、其输入端子被连接到第四和第八电极的第三反相器、以及连接在第三反相器的输入端子和输出端子之间的第三开关，其中，数据锁存电路的特征在于，在复位周期期间，第一和第二开关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，该数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
10.一种对数字信号采样的数据锁存电路，包括具有第一和第二电极的第一电容器装置、具有第三和第四电极的第二电容器装置、其输入端子被连接到第一电极且其输出端子被连接到第三电极的第一反相器、连接在第一反相器的输入端子和输出端子之间的第一开关、具有第五和第六电极的第三电容器装置、具有第七和第八电极的第四电容器装置、其输入端子被连接到第五电极且其输出端子被连接到第七电极的第二反相器、连接在第二反相器的输入端子和输出端子之间的第二开关、其输入端子被连接到第四和第八电极的第三反相器、连接在第三反相器的输入端子和输出端子之间的第三开关、以及连接到第一电极和第五电极的第五电容器装置，其中，数据锁存电路的特征在于，在复位周期期间，第一和第二关被导通，并将第一电位输入到第一电容器装置的第二电极，且将第二电位输入到第三电容器装置的第四电极，并在复位周期之后的采样周期期间，该数字信号被输入到第一电容器装置的第二电极和第二电容器装置的第四电极。
11.根据权利要求7-9中任一的数据锁存电路，其特征在于，第一电位是作为数字信号的电位1或0。
12.根据权利要求1-10中任一的数据锁存电路，其特征在于，用来自前级移位寄存器的采样脉冲来确定复位周期，同时用来自本级移位寄存器的采样脉冲来确定采样周期。
13.根据权利要求1-10中任一的数据锁存电路，其特征在于，数字信号的幅度比用于数据锁存电路的电源电压的宽度相对更小。
14.根据权利要求4、5、或6中任一的数据锁存电路，其特征在于，前级移位寄存器的输出脉冲被用于钟控反相器的控制端子。
15.根据权利要求1-10中任一的数据锁存电路，其特征在于，用薄膜晶体管来形成数据锁存电路。
16.一种采用根据权利要求1-10中任一的数据锁存电路的电子装置。
全文摘要
一种数据锁存电路，它具有用来对反相器的输入端子和输出端子进行短路的装置，且此输入端子被连接到电容器的一个电极，其另一电极被安排来接收数据信号或参考电位，从而即使当输入信号的幅度对于电源电压来说小时，也确保了精确的工作而不受TFT特性变化的影响。
文档编号G09G3/36GK1720662SQ200380105000
公开日2006年1月11日 申请日期2003年12月2日 优先权日2002年12月3日
发明者纳光明, 安西彩 申请人:株式会社半导体能源研究所