专利名称：用于大面积显示器的像素模块的制作方法
技术领域：
本发明涉及用于可配置的大面积的显示系统尤其是大面积的发光二极管(LED)显示系统中的像素模块。具体地说，本发明涉及一种用于形成大面积显示系统的两维或三维显示器的像素模块。
背景技术：
常规的白炽灯、荧光灯和氖管长期来一直用于照亮许多大规模的商业和公共标记。不过，现在市场要求具有灵活性的较大的显示器，以便定制这些老的技术不可能实现的显示器尺寸和颜色。结果，现在许多显示器在其设计中利用LED，这是因为LED比常规的光源消耗较少的电功率，并具有长得多的寿命和较低的维护成本。
LED技术当前被用于大规模的显示应用，例如户外的或户内的大型运动场显示器，大的商业广告显示器，以及大量的公共信息显示器。许多这些大规模应用是可以在计算机控制下动态地配置的。此外，一些大规模的能够显示视频图像的动画显示器现在也在生产。
此外，在市场上不仅需要两维(2D)显示器，也需要三维(3D)显示器。在形成具有用于形成各种2D和3D形状的灵活性的显示系统时，因而在为这种系统提供控制时，存在技术的挑战。需要一种由单独的像素元件构成的系统，所述像素元件可被配置而形成具有2D或3D形状的大面积LED显示器。
可配置的大面积显示器的例子可以见名称为“Tiled electronicdisplay structure”的欧洲专利1057220。该专利披露了一种由显示瓦片构成的铺瓦片的显示装置，所述显示瓦片具有被限定的直到瓦片的边沿的图像元素(像素)位置。每个像素位置具有有机发光二极管(OLED)的有效面积，其占据大约像素面积的大约25％。每个瓦片包括存储器，用于存储显示数据，以及像素驱动电路，用于控制在瓦片上的像素的扫描和照明。像素驱动电路位于瓦片的背面，并且和瓦片的前侧上的像素电极的连接由通孔来实现，所述通孔通过选择的未被有源像素材料占据的一些像素面积的部分。瓦片由两部分构成电子电路部分和显示部分。每个瓦片具有在其前侧上的玻璃底板。在玻璃底板的前侧形成黑色的矩阵行。瓦片由和具有和黑色矩阵行相同的外观的竖框连接。
虽然EP 1057220专利描述了一种可配置的由铺瓦片的阵列构成的大面积显示器，但是，各个元件即瓦片的尺寸是足够大的，使得定制的形状，包括3D形的形状，是不可能的。此外，EP 1057220的铺瓦片的显示器的控制系统不适用于控制和重构各个图像元素。
发明内容
本发明的目的在于提供一种单个的像素模块，用于形成在可配置的大面积LED显示系统中的定制的两维或三维的形状。
本发明的另一个目的在于，集成在各个像素模块内的有源器件，用于形成在可配置的大面积LED显示系统中的定制的两维或三维的形状。
本发明的另一个目的在于，提供一种用于控制单个像素模块的方法，所述模块按照顺序设置在可配置的大面积LED显示系统内。
为此，本发明提供一种像素模块，用于大面积显示器，特别是作为由多个按顺序互连的类似像素模块构成并由中央控制器驱动的一个组的一部分，包括一个或多个像素元件，其特征在于还包括串行视频数据总线输入和一个或多个与锁存器的输入电气相连的指令输入线，所述锁存器具有并行的输入和输出，并且由一个数据时钟输入提供时钟；一个电流驱动器装置，用于驱动所述的一个或多个像素并且和锁存器的输出以及数据时钟输入电气相连，并且其包括一个串行输出端口，用于按照顺序传递串行数据到下一个像素模块；第一反相器，其输出可用于按顺序驱动下一个像素模块的数据时钟输入；一个灰度级时钟输入，其和电流驱动器装置以及一个用于驱动所述下一个像素模块的灰度级输入的输出电气相连；一个地址输入，其和一个第二反相器电气相连，其输出可以驱动下一个像素模块的地址输入；一个EEPROM，其和一个输入端口电气相连，用于和所述中央控制器通信，所述输入端口还和一个输出端口相连用于连接下一个像素模块；以及电源输入和输出。
本发明是一种用于可配置的大面积LED显示器应用的LED像素模块。本发明的LED像素模块中集成有有源器件，用于利用外部控制器对其提供控制。本发明的许多LED像素模块可按照顺序设置成由一个中央控制器控制的任何定制的两维和三维形状。
为了更好地说明本发明的特征，下面以举例而非限制的方式参照
按照本发明的像素模块以及具有这种像素模块的显示器的优选实施例，其中图1是用于控制许多按照本发明的LED像素模块的LED模块阵列的功能方块图；图2是按照本发明的LED像素模块的功能方块图；以及图3是图2中F3所示的部分的详图。
具体实施例方式
图1是按照本发明的LED模块阵列100的的功能方块图。LED模块阵列100例如是较大的LED显示系统(未示出)的一部分，所述系统由类似的LED模块阵列100的序列串构成。LED显示系统的详细说明可以参见同一申请人的另一个专利申请。
虽然本发明的模块构思的特定实施例利用LED模块阵列100进行说明，但是可以使用任何种类的可寻址的显示技术，可以是荧光的，电致发光的，有机/无机发光的，反射的或者其它已知的显示技术。
LED模块阵列100包括AC-DC(AC/DC)转换器110，再同步单元114以及用于驱动许多像素组118的控制器116，所述像素组118进一步包括许多LED像素模块120。例如，像素组118a包括32个LED像素模块120，即LED像素模块120-00到120-31，其中的每一个包括4个像素122；像素组118b包括32个LED像素模块120，即LED像素模块120-00到120-31，其中的每一个包括4个像素122；像素组118c包括32个LED像素模块120，即LED像素模块120-00到120-31，其中的每一个包括4个像素122；像素组118d包括32个LED像素模块120，即LED像素模块120-00到120-31，其中的每一个包括4个像素122。最后，LED模块阵列100包括EEPROM 124。
AC/DC 24V电源110是任何标准的AC/DC电源，具有通用的交流输入和24V的直流输出，最大输出电流例如为4安培，用于向再同步单元114、控制器116以及LED像素模块120供电。AC/DC 24V电源110和输入电压的变化无关地保持其输出电压为恒定值，只要输入电压处于预定的允差内。一个示例的AC/DC电源110是一种开关方式电源，具有功率因数校正，例如Hitron model HVP103-240042。具有和任何给定的LED模块阵列100相关的一个或多个AC/DC 24V电源110。和LED模块阵列100相关的AC/DC 24V电源110的数量取决于其中包含的像素组118的数量。AC/DC 24V电源110对LED像素模块120提供电源，其中进行DC-DC下变换。LED像素模块120的电功能的更详细的说明可以参见图2和图3得到。此外，LED像素模块120的物理硬件实现的更详细的说明可以通过参见同一申请人的另一个专利申请得到。
再同步单元114是一种用于在LED模块阵列100的连续的串中直接从一个LED模块阵列100接收并向下一个LED模块阵列100(未示出)再发送串行的视频数据和串行的控制数据的装置。更具体地说，再同步单元114接收DATABUS IN信号，其代表串行视频数据和串行控制数据，并按照顺序通过DATABUS OUT信号向下一个装置发送这个数据。串行视频数据是红绿蓝数据，其包含要在LED模块阵列100上显示的当前的视频帧信息。
控制器116是一种标准的微处理器装置，例如Philips 8051 8位的微控制器或Motorola 6816 16位的微控制器，或者是在现场可编程的门阵列(FPGA)装置内的定制的控制器。控制器116通过接收并分析DATA IN，管理视频数据，并将其分配在和较大的LED显示系统的和给定的LED模块阵列100的给定的LED像素模块120的位置相关的特定组中。在控制器116上运行的算法帮助识别属于较大的LED显示系统的物理部分的串行的DATA IN信号的部分的处理。此外，控制器116管理和驱动每个LED像素模块120的像素122相关的脉宽调制(PWM)。
LED像素模块120每个包括根据任何用户确定的间距设置的(k×n)个像素122的阵列。例如，在图1中示出了像素122的2×2的阵列。像素122代表任何可寻址的显示技术的显示器件，例如标准的LED或有机发光二极管(OLED)器件。此外，每个像素122由红绿蓝子像素构成，如熟知的那样。此外，每个LED像素模块120包括一组恒流驱动器(未示出)，用于驱动其相关的像素122。此外，每个LED像素模块120包括本地存储装置(未示出)，例如EEPROM，用于存储生产数据和工厂光源输出测量，以及呈(x，y，Y)形式的LED像素模块120内的每个像素122的颜色坐标。其中x和y是主发射器的坐标，Y被定义为亮度。在校准期间，所有的值被从每个LED像素模块120内的EEPROM中读出，然后用于计算校正值。这些计算的值然后被存储在LED模块阵列100上的EEPROM 124中。EEPROM 124是任何类型的可电擦除的存储介质，用于遍布地存储信息。例如，EEPROM 124可以是Xicor或Atmel model 24C16或24C164。LED模块阵列100的电功能的更详细的说明参见同一申请人的另一个专利申请。
在图1所示的例子中，像素组108a的LED像素模块120-00到120-31和像素组108b的LED像素模块120-00到120-31在物理上被从左到右地设置，从而形成第一个由64个图像元件构成的邻接的串。在这第一串的下方，像素组108c的LED像素模块120-00到120-31和像素组108d的LED像素模块120-00到120-31在物理上被从左到右地设置，从而形成第二个由64个像素元件构成的邻接的串。用这种方式，构成LED像素模块120的64×2的阵列。此外，因为每个LED像素模块120含有像素122的2×2的阵列，其结果是，LED模块阵列100含有像素122的128×4的阵列。LED像素模块120的更多的细节可以参见图2和图3得到。
参见图1，对LED模块阵列100的操作说明如下。电源被加到LED模块阵列100上。大的LED显示系统的中央控制器(未示出)提供串行的视频和控制数据，其通过每个各自的再同步单元114的DATABUS IN和DATABUS OUT从一个LED模块阵列100通过到达下一个LED模块阵列100。LED模块阵列100的控制器116接收视频数据流，并按顺序分析这些信息而成为和大的LED显示系统内的给定的控制器116的位置相关的特定组。在控制器116上运行的算法帮助用于识别属于较大的LED显示系统的物理部分的串行的DATABUSIN的部分的处理。接着，控制器116按照各自的x，y坐标把来自一个LED像素模块120的合适的串行视频数据流分配到下一个LED像素模块120(具有其相关的像素122)。这个视频数据转移操作在较大的LED显示系统的中央控制器(未示出)的控制下对每个视频帧进行，借以产生一个供观看的图像。像素组118和相关的LED像素模块120的布置和最大数量不限于图1所示。LED像素模块120及其操作更详细地示于图2和图3。
图2是按照本发明LED像素模块120的功能方块图。LED像素模块120包括串行数据总线输入(SERIAL IN)和与一个锁存器210的输入电气相连的许多指令输入线(CMD IN)，所述锁存器是一个多位寄存器，其具有并行的输入和输出，并且由数据时钟输入(DATA CLK)同步。锁存器210的串行数据和指令线输出和电流驱动器装置的输入电气相连，电流驱动器装置包括许多恒流驱动器(图2未示出)，用于驱动一组像素122，如图3详细示出的。此外，电流驱动器装置212含有许多移位寄存器(图2未示出)，例如用于对包括在其中的每个恒流驱动器建立一个10位的并行输入，其细节也如图3所示。最后的移位寄存器级提供一个串行输出端口(SERIAL OUT)，用向下一个LED像素模块120依次传递串行数据。DATA CLK也送到电流驱动器装置212的输入端和常规的反相器214的输入端，其输出(DATACLK“not”)按照顺序驱动下一个LED像素模块120的DATA CLK输入。用这种方式，DATA CLK的极性当其沿着链通过每个LED像素模块120时被翻转。通过当DATA CLK通过每个LED像素模块120时使其极性翻转，信号的整体性，即DATA CLK信号的上升时间、下降时间、脉冲宽度、和占空比被保持。
附带地，灰度级时钟(GS CLK)和地址线(ODD/EVEN)输入到LED像素模块120。GS CLK和电流驱动器装置212的输入电气相连，然后从LED像素模块120输出，以便依次驱动下一个LED像素模块120的GS CLK输入。ODD/EVEN送到一个常规的反相器216的输入，反相器的输出(ODD/EVEN“not”)依次驱动下一个LED像素模块120的ODD/EVEN输入。用这种方式，ODD/EVEN线的极性当其沿着链通过每个LED像素模块120时被翻转。使用ODD/EVEN线来门控EEPTOM 124。
LED像素模块120还包括EEPROM 218，其是任何类型的可电擦除的存储介质，用于存储各种信息。例如，EEPROM 218可以是Xicor或Atmel model 24C16或24C164。在LED像素模块120内的每个像素122的颜色坐标以(x，y，Y)形式被存储在EEPROM 218中，其中x和y是主发射器的坐标，Y被定义为亮度。此外，在LED像素模块120的制造期间，所有的生产数据和工厂光源的输出测量被存储在EEPROM 218中。此外，LED像素模块120的ID(口令)、运行时间以及LED像素模块120的序列号也被存储在EEPROM 218中。和EEPROM 218的通信通过控制器116使用标准的I2C总线来实现，所述总线具有标准的两线串行数据总线协议，即串行的时钟线(SCL)和串行的数据线(SDL)。此外，I2C总线被驱动离开每个LED像素模块120到下一个LED像素模块120。
一般地说，EEPROM 218只在校准期间被访问，以便读出测量数据。不过，在LED像素模块120的一般操作期间，LED像素模块120的运行时间被存储在EEPROM 218内。
最后，LED像素模块120包括DC/DC变换器220。DC/DC变换器220是一种常规的DC/DC变换器装置，其接收输入的直流电压，并进行电压下变换。DC/DC变换器220维持其输出电压为恒值，而不管输入电压的变化，只要输入电压处于预定的允差内，在这种情况下，输入到DC/DC变换器220的是24V的电压，如图1所示，而其输出是5.0V的直流输出电压，直到250mA，用于向锁存器210、电流驱动器装置212、反相器214、反相器216、EEPROM 218以及像素122供电。例如DC/DC变换器220是一种现有的离散设计的DC/DC变换器，具有控制器装置和集成的开关装置，线圈，电容器以及反馈电路。所述反馈电路(未示出)由具有电阻的电压驱动器构成，用于调节DC/DC变换器220到所需的电压。
图3表示图2所示的LED像素模块120的细节F3。更具体地说，图3表示按照本发明的电流驱动器装置212和像素122的进一步的细节。图3表示4个像素，即像素122a，122b，122c和122d，它们被电流驱动器装置212驱动，并且每个像素包括红绿蓝子像素。更具体地说，像素122a包括红子像素(R)310a，绿子像素(G)312a，以及蓝子像素(B)314a；像素122b(未示出)包括R310b，G312b，以及B314b；像素122c(未示出)包括R310c，G312c，以及B314c；像素122d包括R310d，G312d，以及B314d。
此外。电流驱动器装置212包括多个移位寄存器(SR)316，每个对一个相关的电流源(ISOURCE)318提供一个10位字。更具体地说，在这个例子中，电流驱动器装置212包括16个SR316，即，SR316-01到SR316-16，它们分别和16个ISOURCE318电气相连，即ISOURCE318-01到ISOURCE318-16。串行数据从SR316-01到SR316-16按照顺序从一个到另一个移动，如图3所示，即，SERIAL IN进入电流驱动器装置212，并馈给SR316-01的输入，接着，串行数据总线从SR316-01移动到SR316-16，并最后通过用于驱动LED像素模块120的SERIAL OUT的SR316-16的输出从电流驱动器装置212输出。在这个例子中，因为每个SR316由串行输入数据产生一个10位的并行的输出，因此对于每个SR316其占用10个DATA CLK周期。因而，共需要160个DATA CLK周期，以便形成输入到ISOURCE318-01到ISOURCE318-16的全部的160位。DATA CLK的频率一般设置在1到20MHz之间，这一般由像素122的数量(即链接的长度)和帧频率确定。GS CLK的频率一般按照帧频率、位速率和空白的数量设置。
R310b，G312b，B314b，R310C，G312c，B314c，R310d，G312d，B314d的阳极共同和由DC/DC变换器220提供的+5V相连。每个R310的阴极分别由两个ISOURCE318驱动。与此相对，每个G312的阴极分别由一个ISOURCE318驱动，并且每个B314的阴极分别由一个ISOURCE318驱动。这是因为红色子像素的效率和绿色、蓝色的不同；因而，前者比后者需要更多的电流。更具体地说并参见图3，各R310，G312，和B314按照下述和ISOURCE318相连。R310a和ISOURCE318-01以及ISOURCE318-02相连，G312a和ISOURCE318-03相连，并且B314a和ISOURCE318-04相连，借以形成像素122a。R310b和ISOURCE318-05以及ISOURCE318-06相连，G312b和ISOURCE318-07相连，并且B314b和ISOURCE318-08相连，借以形成像素122b。R310c和ISOURCE318-09以及ISOURCE318-10相连，G312c和ISOURCE318-11相连，并且B314c和ISOURCE318-12相连，借以形成像素122c。R310d和ISOURCE318-13以及ISOURCE318-14相连，G312d和ISOURCE318-15相连，并且B 314d和ISOURCE318-16相连，借以形成像素122d。
ISOURCE318是能够提供恒流的常规的电流源，一般范围为5-50mA。市场上可得到的恒流装置的例子包括东芝TB62705和SiliconTouch ST2226A。或者，ISOURCE318通过定制的ASIC器件构成。如果用户需要实现6500 K的颜色温度用于全白模式，则ISOURCE318的电流容量按下述设置。在这种情况下，每个R310需要22mA的电流，每个RG312需要14mA的电流，每个B314需要11mA的电流，以便达到所需的光输出。因为所有的ISOURCE318都相同，如果所有的ISOURCE318都按照高达22mA的输出被设置，以便适应RS310，则GS312和BS314将被过激励，因而其寿命将被缩短。而作为代替，所有的ISOURCE318都能够提供高达14mA以适应于绿子像素，即G312a，G312b，G312c和G312d。此时两个ISOURCE318并联连接，以便驱动每个红子像素，即R310a，R310b，R310c，R310d，借以提供28mA的总电流容量。不过，两个并联连接的ISOURCE318通过编程用数字形式进行校正，以便对红子像素提供22mA。最后，为了适应蓝子像素，即B310a，B310b，B310c，B310d，其相关的ISOURCE318的电流输出通过编程用数字形式校正，以便提供11mA。总之，对于这个例子，需要4个具有高达14mA的输出电流容量的ISOURCE318，用于驱动每个像素122的3个子像素；两个ISOURCE318用于红子像素，一个ISOURCE318用于绿子像素，一个ISOURCE318用于蓝子像素，如图3所示。
锁存的CMD IN线和GS CLK也馈给电流驱动器装置212。一般地说，3个CMD IN线控制电流驱动器装置212的功能，例如通过指示SERIAL IN数据是脉宽调制数据(即被显示的信息)，或者通过确定是否断开给定的ISOURCE318的输出，或者确定是否开始产生给定的ISOURCE318的一个输出。ISOURCE318的PWM需要GS CLK，(即，GS CLK是输出时钟)。
参见图1、图2和图3，对LED像素模块120的操作说明如下。首先，+24V被施加于DC/DC变换器220的输入，其随后产生+5V，用于对LED像素模块120的所有元件配电。接着，控制器116(见图1)按照各自的x和y颜色坐标对LED像素模块120分配合适的串行视频数据流。控制器116还向LED像素模块120提供所有的信号输入(即CMD IN，DATA CLK，GS CLK，ODD/EVEN以及I2C总线)。SERIAL IN和CMD IN的信息通过DATA CLK被锁存在锁存器210内，并接着被传递给电流驱动器装置212的输入。更具体地说，电流驱动器装置212相应地解释CMD IN输入和功能。此外，SR316-01接收来自锁存器210的SERIAL IN的信息，接着把串行数据通过DATA CLK的作用顺序地转移到SR316-16，最后，通过SERIAL OUT从电流驱动器装置212输出，以便被提供给下一个LED像素模块120，如果有下一个LED像素模块120的话。在进行这种操作时，每个SR-316由串行的数据输入产生一个10位的并行输出。因此，需要160个DATA CLK周期来加载馈给ISOURCE318-01到ISOURCE318-16的160位。根据ISOURCE318-01到ISOURCE318-16的最终的输出和基于CMD IN的每个ISOURCE318的功能状态，子像素(即R310a，G312b，B314a，R310b，G312b，B314b，R310c，G312c，B314c，R310d，G312d，B314d)相应地发光。在操作期间，LED像素模块120的运行时间被存储在EEPROM 218内。GS CLK作为ISOURCE318的输出，借以提供PWM。
一般地说，因为LED模块阵列100的控制器116从一个LED像素模块120沿着任何给定的像素组118向另一个LED像素模块120提供串行数据，ODD/EVEN线的极性被翻转。ODD/EVEN线被分配，以便帮助I2C总线。在I2C读或写期间，当ODD/EVEN线是逻辑“O”时，可以访问16个奇数的LED像素模块120。作为对比，当ODD/EVEN线是逻辑“1”时，可以访问16个偶数的LED像素模块120。这是因为，在顺序串中，每隔一个LED像素模块120便翻转DATA CLK。
一般地说，电流驱动器装置212的配置不限于图3所示和上面的说明。根据特殊的应用要求，具有其SR316和ISOURCE318的电流驱动器装置212可以是定制的。图3所示的配置和上面的说明只是一个例子。
此外，在另外的实施例中，用于处理4个像素122的LED像素模块120的电气分配不限于图2和图3所示。LED像素模块120的电气设计例如可以是这样的，即，其只包括用于驱动一个像素122的电子电路，所述像素包括一个红子像素，一个绿子像素和一个蓝子像素。
总之，本发明的LED像素模块120适用于可配置的大面积LED显示应用中。LED像素模块120中集成有有源器件，例如锁存器210，电流驱动器装置212，EEPROM 218，DC/DC转换器220，和像素122。一个LED像素模块120的顺序串可以菊花链的方式连接在一起，用于在LED模块阵列100的控制下进行控制和通信，以便形成可定制的2D或3D像素组118，用于可配置的大面积LED显示系统中。
本发明决不限于以举例方式说明的并在附图中表示的实施例，不脱离本发明的范围，可以用许多方式来实现用于大面积显示器的这种像素模块。
权利要求
1.一种像素模块，用于大面积显示器，特别是用作由多个按顺序互连的类似像素模块(120)构成并由中央控制器(116)驱动的一个组(118)的一部分，所述像素模块包括一个或多个像素元件(122)，其特征在于还包括串行视频数据总线输入(SERIAL IN)和一个或多个与锁存器(210)的输入电气相连的指令输入线(CMD′s IN)，所述锁存器具有并行的输入和输出，并且其由一个数据时钟输入(DATACLK)提供时钟；一个电流驱动器装置，用于驱动所述的一个或多个像素(122)，并且与锁存器的输出以及数据时钟输入(DATA CLK)电气相连，并且其包括一个串行输出端口(SERIAL OUT)，用于按照顺序传递串行数据到下一个像素模块(120)；第一反相器(214)，其输出(DATA CLK“not”)可用于按顺序驱动下一个像素模块(120)的数据时钟输入(DATA CLK)；一个灰度级时钟(GS CLK)输入，其和电流驱动器装置(210)以及一个用于驱动所述下一个像素模块(120)的灰度级输入的输出(GS CLK)电气相连；一个地址输入(ODD/EVEN)，其和一个第二反相器(216)电气相连，其输出(ODD/EVEN“not”)可以驱动下一个像素模块(120)的地址输入(ODD/EVEN)；一个EEPROM(218)，其和一个输入端口(I2C BUS)电气相连，用于和所述中央控制器(116)通信，所述输入端口还和一个输出端口(I2C)相连以连接下一个像素模块；以及电源(220)的输入和输出。
2.如权利要求1所述的像素模块，其特征在于，所述锁存器(210)是一种多位寄存器。
3.如权利要求1所述的像素模块，其特征在于，所述EEPROM(218)用于存储像素模块(120)内的每个像素(122)的颜色坐标。
4.如权利要求3所述的像素模块，其特征在于，所述颜色坐标以(x，y，Y)的形式被存储，其中x和y是主发射器的坐标，Y是亮度。
5.如权利要求1所述的像素模块，其特征在于，所述EEPROM(218)含有在像素模块(120)制造时的生产数据和工厂的光输出测量数据。
6.如权利要求1所述的像素模块，其特征在于，所述EEPROM(218)含有像素模块(120)的序列号、识别数据和运行时间。
7.如权利要求1所述的像素模块，其特征在于，使用一个I2C总线在EEPROM(218)和中央控制器(116)之间进行通信。
8.如权利要求7所述的像素模块，其特征在于，所述I2C总线具有标准的两线串行数据总线协议。
9.如权利要求7所述的像素模块，其特征在于，所述I2C总线具有串行的时钟线和串行的数据线。
10.如权利要求1所述的像素模块，其特征在于，所述电源包括DC/DC变换器，其提供直流电压输出，用于对锁存器(210)、电流驱动器装置(212)、第一和第二反相器(214-216)、EEPROM(218)以及像素(122)供电。
11.如权利要求1所述的像素模块，其特征在于，每个像素(122)分别包括红子像素(310)，绿子像素(312)和蓝子像素(314)，它们由电流驱动器装置(212)单独地驱动。
12.如权利要求11所述的像素模块，其特征在于，所述每个子像素(310-312-314)被至少一个电流源(318)驱动，所述电流源的输入和一个相关的移位寄存器(316)相连。
13.如权利要求12所述的像素模块，其特征在于，所述每个红子像素(310)被至少两个电流源(318)驱动，所述每个电流源和一个相关的移位寄存器(316)相连。
14.如权利要求12或13所述的像素模块，其特征在于，所述电流驱动器装置的移位寄存器(316)被按照顺序互连，借以使序列中的第一移位寄存器(316-01)和锁存的串行数据总线输入(SERIAL IN)相连，并且序列中的最后一个移位寄存器(316-16)和像素模块(120)的串行输出端口(SERIAL OUT)相连。
15.如权利要求12或13所述的像素模块，其特征在于，所述电流源(318)是一种恒流装置，其输出电流可以用数字方式进行校正。
16.如权利要求12或13所述的像素模块，其特征在于，所述电流源(318)通过定制的ASIC装置被构成。
17.如权利要求1所述的像素模块，其特征在于，所述数据时钟输入(DATA CLK)的频率被设置在1到20MHz之间。
全文摘要
一种像素模块，包括一个或多个像素元件，其特征在于还包括串行视频数据总线输入和一个或多个与一个锁存器的输入电气相连的指令输入线，所述锁存器具有并行的输入和输出，并且其被一个数据时钟输入同步；一个电流驱动器装置，用于驱动所述的一个或多个像素并和锁存器的输出以及数据时钟输入电气相连，并且其包括一个串行输出端口，用于按照顺序传递串行数据到下一个像素模块；第一反相器，其输出可用于按顺序驱动下一个像素模块的数据时钟输入；一个灰度级时钟输入，其和电流驱动器装置以及一个用于驱动所述下一个像素模块的灰度级输入的输出电气相连；一个地址输入，其和一个第二反相器电气相连，其输出可以驱动下一个像素模块的地址输入；一个EEPROM，其和一个输入端口电气相连，用于和所述中央控制器通信，所述输入端口还和输出端口相连用于连接下一个像素模块；以及电源的输入和输出。
文档编号G09G3/32GK1595480SQ200410076828
公开日2005年3月16日 申请日期2004年9月8日 优先权日2003年9月8日
发明者布鲁诺·德福斯, 赫伯特·万希尔, 罗比·蒂勒曼, 帕特里克·威廉, 内莱·戴德尼 申请人:巴库股份有限公司