专利名称：微型显示器像素单元及其制作方法
技术领域：
本发明涉及半导体制造技术，尤其是一种制作微型显示器(microdisplay)像素单元(pixel cell)及其制作方法，尤指一种具有金属-绝缘层-金属(Metal-Insulator-Metal，MIM)电容的像素单元(pixel cell)的制作方法。
背景技术：
在现今的平面显示器(display)技术中，等离子显示器(plasma displaypanel，PDP)面板以及液晶显示器(liquid crystal display，LCD)面板可以说是两大主流，此二者均由无数个被称作像素单元(pixel cell)的显示格点所构成。前者是应用于较大尺寸的市场，但因量产技术尚未突破，成本仍高，距离普及化仍有一段距离；后者则以近年来颇为盛行的薄膜晶体管型液晶显示器(thin-film transistor LCD，TFT LCD)作为代表，主要应用于17英寸以下的市场，然而在制作薄膜晶体管型液晶显示器时，薄膜晶体管容易发生缺陷而使得液晶显示器产品最后产生点缺陷或线缺陷，故需辅以各种补偿(compensate)技术来维持高生产良率(yield)。
微型显示器(microdisplay)是一种使用硅晶片(silicon chip)作为基底(substrate)材料的显示器，并利用标准的CMOS制程在硅晶片之上制作出像素单元阵列(pixel cell matrix)、驱动集成电路(integrated driver)以及其他电子元件，其优点是可以完全采用CMOS半导体制程。由于CMOS半导体制程已经是一种非常成熟的工业技术，故可通过它来制作出与液晶显示器相比稳定性(stability)更高且信赖度(reliability)更高的产品，同时又可以缩小每一个像素间距(pixel pitch)至10μm之下，并因此而得到较高的解析度(resolutions)。若与等离子显示器相比，则在成本上又有绝对的优势，其不仅具有微型显示器的各种优点，而且在辅以适当投影技术(projection technology)之前提之下，又可以被广泛应用于大尺寸的市场，故近年来吸引不少大厂投入研发的硅晶液晶(liquid crystal on silicon，LCOS)显示面板，是显示器族群中最具潜力的一种产品。
请参考图1，图1为习知硅晶液晶显示面板像素单元(pixel cell)10的布局示意图。习知硅晶液晶显示面板像素单元10由一晶体管方块(block)18以及设于晶体管方块18两侧分别包含有二像素电容的上极板(pixel captop plate)20以及一像素电容的下极板(pixel cap bottom plate)22的像素电容所构成。
晶体管方块18另包含有四个晶体管16，亦即晶体管方块18包含有两电连接于一字元线(未显示)的多晶硅栅极12，且每一多晶硅栅极12横跨于两主动区域(active area)14。其中，各主动区域14上方皆形成有一漏极接触插塞(contact plug)a以电连接至一影像信号线(video data line)(未显示)，以及二源极接触插塞b以分别电连接至一上极板(pixel cap top plate)20。而每一多晶硅栅极12上形成有一列选择接触插塞(row select contactplug)c以电连接至一列选择线(row select line)，也就是前述的该字元线。此外，上极板20以及下极板22上方另形成有一接触插塞d以及一接触插塞e，以分别电连接至源极接触插塞b以及接地(ground)。
请参考图2至图7，图2至图7为习知制作一硅晶液晶(liquid crystalon silicon，LCOS)显示面板像素单元(pixel cell)72的方法示意图，且图2至图7均沿着图1的A-A′剖面的示意图。如图2所示，习知技术中的硅晶液晶显示面板像素单元72制作于一半导体晶片30之上。半导体晶片30包含有一P型硅基底32，复数个绝缘物34设于P型硅基底32表面，用来定义出各元件的主动区域(active area)14。其中，绝缘物34通常为一利用区域氧化法(local oxidation，LOCOS)所形成的场氧化层(field oxidelayer)或浅沟隔离(STI)。
如图3所示，首先进行若干清洗(cleaning)制程，接着利用一低压化学气相沉积(low pressure chemical vapor deposition，LPCVD)制程，以于P形硅基底32之上均匀沉积一第一多晶硅(polysilicon)层36。其中LPCVD制程的条件是以硅甲烷(silane，SiH4)为反应气体，温度设定在摄氏575度至650度之间，压力约为0.3至0.6托耳(torr)。
然后如图4所示，在第一多晶硅层36表面涂布一第一光阻层38，并进行一第一微影(photolithography)制程，以于第一光阻层38中定义出二像素电容的下极板(pixel capacitor bottom plate)图案41。随后再进行一干蚀刻(dry etch)制程，沿着所定义的下极板图案41垂直向下去除第一多晶硅层36，直至绝缘物34表面，以形成二像素电容的下极板42。最后去除第一光阻层38。
如图5所示，接着利用一热氧化法(thermal oxidation)，以于主动区域14表面形成一由二氧化硅(SiO2)所构成的栅氧化层44，并同时于二像素电容的下极板42的表面上分别形成一电容介电层45。之后同样利用LPCVD方法于P型硅基底32表面形成一第二多晶硅层46，并覆盖于二像素电容的下极板42的表面。
随后如图6所示，于第二多晶硅层46表面形成一第二光阻层48，再进行一第二微影(photolithography)制程，以于第二光阻层48之中形成一晶体管栅极图案49以及二像素电容的上极板图案51。接着进行一非等向性干蚀刻制程，去除未被第二光阻层48所覆盖的第二多晶硅层46，直至栅氧化层44以及电容介电层45表面，以同时形成晶体管栅极52以及像素电容的上极板54。最后去除第二光阻层48。其中，上极板54、下极板42以及电容介电层45，即构成一个完整的像素电容58。
如图7所示，然后利用一第三光阻层(未显示)以及一离子植入制程，于晶体管栅极52两侧的P型硅基底32内，形成晶体管的源极/漏极(source/drain，S/D)63、64。接着于P型硅基底32之上，全面形成一介电层66，然后再利用一黄光暨蚀刻制程，于介电层66之中形成复数个接触洞68，直至栅极52表面，用来当作一列选择接触插塞(row select contactplug)c，以电连接至后续所形成的列选择线(row select line)。在形成接触洞68之后，可先对介电层66进行一化学机械研磨制程(chemicalmechanical polishing process，CMP process)，以增加介电层66的平坦(planarization)度，并降低后续进行接触洞的黄光暨蚀刻制程时的困难度。
最后再继续进行一些后段制程(back end process)，如接触插塞(contact plug)制程以及金属内连线(metal interconnects)制程等的金属化(metallization)制程，以分别形成列选择线、金属间介电层(IMD)、漏极接触插塞(contact plug)a、源极接触插塞b、接触插塞d、接触插塞e以及影像信号线(video data line)，完成硅晶液晶显示面板像素单元72的制作。
然而，在习知设计中，由于像素电容位于晶体管的两边，并与晶体管占用同一平面，此种设计，就缩小(shrinkage)晶片尺寸的观点而言，造成了相当大的限制，而且就降低杂讯(noise)的观点而言，因为其间各式电连接导线的长度无法缩短，故亦无法作有效的改善。此外，又由于像素电容的上极板与像素电容的下极板均由多晶硅所构成，所以在蚀刻这两层多晶硅层时，往往因为蚀刻均匀性以及蚀刻停止层等的制程参数的影响，而容易有错差(mismatch)或有蚀刻残余物(residue)存在的问题发生，造成电容的电性偏离理想值。
可是若以金属材质来取代电容的上、下极板，即使蚀刻的问题可被有效改善，而且其导电性较好的金属又可以同时降低杂讯，但是却又衍生出新的问题。因为在后续的高温制程中，如果周围的环境中有氧气(oxygen)存在，金属层的表面将会被氧化，进而造成金属层与其他材质接触时的剥离(peeling)问题。此外，在上述的习知制程中，晶体管的栅极经由蚀刻第二多晶硅层才形成，栅极的预定位置经过两次蚀刻制程，多少也影响到最后形成栅极的品质。因此，如何发展出一种新的硅晶液晶显示面板像素单元设计，以及配合此新设计的制程，以解决上述问题，便成为十分重要的课题。
发明内容
因此，本发明的主要目的在于提供一种硅晶液晶显示面板像素单元的设计及其制作方法，以形成一种具有金属-绝缘层-金属(metal-Insulator-Metal，MIM)电容的像素单元(pixel cell)，进而解决上述问题。
在本发明的最佳实施例中，本发明是先提供一定义有复数个主动区域(active area)的半导体基底(substrate)，且各该主动区域(active area)周围皆隔绝以一绝缘物，接着于该半导体基底上形成至少一栅极，且该栅极覆盖住部分的该主动区域。随后于未被该栅极所覆盖的该主动区域中分别形成复数个源极/漏极(source/drain)，并于该半导体基底上形成一第一介电层并覆盖住该栅极、该源极/漏极以及该绝缘物。然后于该第一介电层上形成至少一像素电容的上极板(pixel cap top plate)，且该上极板表面另形成一电容介电层。最后于该第一介电层上形成至少一像素电容的下极板(pixel cap bottom plate)并覆盖住于该上极板。
由于本发明的像素电容位于晶体管之上方，不须额外占用平面空间，故可以大幅缩小晶片尺寸。同时因为采用阻值较低的金属作为像素电容之上、下极板，而扫描线又是直接与晶体管栅极相接触，故可以降低杂讯产生，不但制程温度较低，又能避免于蚀刻多晶硅层时发生错差(mismatch)以及多晶硅极板边缘残余物的问题，而且像素电容之上、下极板的线性度(linearity)，亦较习知技术为佳。此外，由于上、下极板不似习知技术中紧邻于晶体管栅极，因此可有效抑制其间的耦合效应(coupling effect)，也不容易造成电位差。另外，本发明的晶体管的栅极经由一次蚀刻形成，所以栅极的品质也较容易控制。
图1为习知硅晶液晶显示面板像素单元的布局示意图；图2至图7为习知制作一硅晶液晶显示面板像素单元的方法示意图；图8为本发明中硅晶液晶显示面板像素单元的布局示意图；图9至图14为本发明中制作一硅晶液晶显示面板像素单元的方法示意图。
图示的符号说明10液晶显示面板像素单元 12多晶硅栅极14扩散区16晶体管18晶体管方块20电容上极板21电容下极板30半导体晶片32P型硅基底 34绝缘层36第一多晶硅层 38光阻层41下极板图案42下极板44栅氧化层 46第二多晶硅层48第二光阻层51上极板图案52晶体管栅极54下极板56电容介电层58像素电容62晶体管63源极64漏极 66介电层68接触洞72硅晶液晶显示面板像素单元100液晶显示面板像素单元102多晶硅栅极104扩散区 106晶体管108晶体管方块 110电容上极板112电容下极板 200半导体晶片202P型硅基底 204绝缘层206栅氧化层208第一多晶硅层212第一光阻层 213栅极图案214栅极215源极216漏极218第一介电层221接触洞 222接触插塞224转接垫 226第二介电层228上极板 232第三介电层234第二光阻层 235电容介电层图案236电容介电层 242下极板244像素电容246硅晶液晶显示面板像素单元具体实施方式
请参考图8，图8为本发明中硅晶液晶显示面板像素单元(pixelcell)100的布局示意图。本发明的硅晶液晶显示面板像素单元(pixelcell)100由一晶体管方块(block)108以及设于晶体管方块108上方的四像素电容的上极板(pixel cap top plate)110以及一像素电容的下极板(pixelcap bottom plate)112所构成的像素电容。
晶体管方块108另包含有四个晶体管106，亦即晶体管方块108包含有两电连接于一字元线(未显示)的多晶硅栅极102，且每一多晶硅栅极102横跨于两主动区域(active area)104。其中，各主动区域104上方皆形成有一漏极接触插塞(contact plug)a′以电连接至一影像信号线(video data line)(未显示)，以及二源极接触插塞b′以分别电连接至一上极板(pixel cap topplate)110。而每一多晶硅栅极102上形成有一列选择接触插塞(row selectcontact plug)c′以电连接至一列选择线(row select line)，也就是前述的该字元线。此外，下极板112另电连接有复数个接地(ground)的接触插塞e′。
请参考图9至图14，图9至图14为本发明中制作一硅晶液晶(liquidcrystal on silicon，LCOS)显示面板像素单元(pixel cell)246的方法示意图，且图9至图14均沿着图8的A-A′剖面的示意图。如图9所示，本发明的硅晶液晶显示面板像素单元246制作于一半导体晶片200之上。半导体晶片200包含有一P型硅基底202，复数个绝缘物204设于P型硅基底202表面，用来定义出各元件的主动区域(active area)104。其中，绝缘物204通常为一利用区域氧化法(local oxidation，LOCOS)所形成的场氧化层(field oxide layer)或浅沟隔离(STI)。
如图10所示，首先进行若干清洗(cleaning)制程，接着利用一热氧化法(thermal oxidation)于半导体晶片200的各主动区域104表面形成一材质为二氧化硅(SiO2)的栅氧化层(gate oxide layer)206。然后于一CVD反应器中，对半导体晶片200进行一低压化学气相沉积(low pressure chemicalvapor deposition，LPCVD)制程，以于P形硅基底202之上均匀沉积一第一多晶硅(polysilicon)层208。其中该LPCVD制程的条件是以硅甲烷(silane，SiH4)为反应气体，温度设定在摄氏575度至650度之间，而压力约为0.3至0.6托耳(torr)。
然后在第一多晶硅层208表面涂布一第一光阻层212，并进行一第一微影(photolithography)制程，以于第一光阻层212之中定义出晶体管的栅极图案213。接着再进行一第一干蚀刻(dry etch)制程，沿着所定义的栅极图案213垂直向下去除第一多晶硅层208，直至绝缘物204以及栅氧化层206表面，以形成晶体管(未显示)的栅极214。最后去除第一光阻层212。
随后如图11所示，利用一光阻层(未显示)以及一离子植入制程，于晶体管栅极214两侧的P型硅基底202内，形成晶体管(未显示)的源极/漏极(source/drain，S/D)215、216。接着于晶体管栅极214以及绝缘物204之上，全面形成一第一介电层218。其中，第一介电层218由二氧化硅或二氧化硅及氮化硅(Si3N4)的夹层所构成，二氧化硅，可以利用化学气相沉积(chemical vapor deposition，CVD)制程、等离子增强化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)制程或是四乙氧基硅烷(TEOS)来形成，氮化硅，则可以利用等离子增强化学气相沉积制程来形成。
然后再利用一接触洞黄光暨蚀刻制程(photo-etching-process，PEP)，于第一介电层218内形成一直达晶体管栅极214的接触洞221，在形成接触洞221之前，可选择性的先对第一介电层218进行一化学机械研磨制程(chemical mechanical polishing process，CMP process)，以增加第一介电层218的平坦(planarization)度，并降低接触洞黄光暨蚀刻制程时的困难度。随后进行一钨(tungsten，W)的沉积制程，使钨金属层(未显示)填满接触洞221，并覆盖于第一介电层218的表面，接着再进行一化学机械研磨制程，使钨金属层的表面与第一介电层218切齐，以形成接触插塞222。
最后进行一金属沉积制程以及一黄光暨蚀刻制程，以于接触洞221之上方形成一由金属所构成的列选择线(row select line)224。其中，值得注意的是，上述的接触洞221、接触插塞222以及列选择线224亦可利用一双镶嵌制程(dual damascene process)来完成，而且在本发明中，各该化学机械研磨(CMP)均为一选择性的制程。此外，本发明亦可于形成栅极214(即图8中的栅极102)的微影制程中，同时定义出栅极214以及一电连接栅极214的列选择线(未显示)，以直接形成相连接的栅极214以及列选择线，然后再利用自行对准硅化物(self-aligned silicide，salicide)来降低栅极214、列选择线以及源极/漏极215、216表面的片电阻(sheet resistance，Rs)。
如图12所示，随后于列选择线224以及第一介电层218之上，全面形成一第二介电层226。第二介电层226由二氧化硅或二氧化硅及氮化硅(Si3N4)的夹层所构成，二氧化硅，可以利用化学气相沉积(chemical vapordeposition，CVD)制程、等离子增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)制程或是四乙氧基硅烷(TEOS)来形成，氮化硅，则可以利用等离子增强化学气相沉积制程来形成。
如图13所示，接着利用一物理气相沉积(physical vapor deposition，PVD)制程，于第二介电层226的表面形成一第二金属层(未显示)。第二金属层由钛(titanium，Ti)、氮化钛(titanium nitride，TiN)、铝(aluminum，Al)、铜(Cu)或是上述各物的合金所构成，而且形成第二金属层(未显示)的制程温度较习知技术中形成多晶硅层的制程温度为低，通常约在200至400℃之间。
然后对该第二金属层进行一黄光暨蚀刻制程，以形成像素电容的上极板228。随后再进行一沉积制程，先于像素电容的上极板228以及第二介电层226之上形成一由二氧化硅或氮化硅(Si3N4)所构成的第三介电层232，接着于第三介电层232之上形成一第二光阻层234，并于第二光阻层234之中形成一电容介电层图案235。之后再进行一第二干蚀刻制程，去除未被第二光阻层234所覆盖的第三介电层232，只保留像素电容上极板228周围的第三介电层232，以形成电容介电层236。最后去除第二光阻层234。
随后如图14所示，于第二介电层226与电容介电层236的表面形成一图案化的第三金属层。第三金属层由钛(titanium，Ti)、氮化钛(titaniumnitride，TiN)、铝(aluminum，Al)、铜(Cu)或是上述各物的合金所构成，用来作为像素电容的下极板242。其中，上极板228、下极板242以及电容介电层236，即构成一完整的像素电容244。
其中值得注意的是，在形成完选择线(row select line)224之后，本发明的方法另须进行一接触插塞以及金属导线制程，用来于第二介电层226与第一介电层218之中形成复数个漏极接触插塞(contact plug)a′以及影像资料线(video data line)(未显示)，以将漏极216经由漏极接触插塞(cortact plug)a′电连接至该影像资料线(未显示)，而且在形成上极板(pixel cap top plate)228(即图8中的上极板110)之前，本发明的方法亦须另外进行一接触插塞制程，以于第二介电层226以及第一介电层218之中，形成复数个源极接触插塞b′，用来电连接晶体管的源极215以及上极板228。此外，在完成下极板242(即图8中的下极板112)的制程之前或之后，本发明的方法也包含有一接触插塞制程，用来形成复数个接触插塞e′以将下极板242接地，完成液晶硅晶显示面板像素单元246的制作。
由于本发明的像素电容位于晶体管之上方，不须额外占用平面空间，故可以大幅缩小晶片尺寸达45％。同时因为采用阻值较低的金属作为像素电容的上、下极板，而扫描线(scan line)又是直接与晶体管栅极相接触，故可以降低杂讯产生，不但制程温度较低，又能避免于蚀刻多晶硅层时发生错差(mismatch)以及多晶硅极板边缘残余物的问题，而且像素电容的上、下极板的线性度(linearity)，亦较习知技术为佳。此外，由于上、下极板不似习知技术中紧邻于晶体管栅极，因此可有效抑制其间的耦合效应(couplingeffect)，也不容易造成电位差。另外，本发明的晶体管的栅极经由一次蚀刻形成，所以栅极的品质也较容易控制。
相较于习知硅晶液晶显示面板像素单元的制作方法，本发明的制程不但可大幅提高积集度(integration)以及金属电容的线性度(linearity)，而且能有效降低杂讯以及耦合效应，同时解决习知制程中蚀刻多晶硅层时发生错差(mismatch)以及极板边缘残余物的问题。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种制作微型显示器的像素单元的方法，其特征是该方法包含有下列步骤提供一定义有复数个主动区域的半导体基底；于该半导体基底上依序形成一栅氧化层以及一栅极导电层；对该栅极导电层进行一黄光暨蚀刻制程，以于该半导体基底之上形成至少一栅极，且该栅极覆盖住部分的该主动区域；于未被该栅极所覆盖的该主动区域中分别形成复数个漏极/源极；于该半导体基底上形成一第一介电层并覆盖住该栅极以及该漏极/源极；于该第一介电层中形成至少一电连接至该栅极的列选择接触插塞；于该第一介电层上形成至少一列选择线，并通过该列选择接触插塞而电连接至该栅极；于该第一介电层上形成一第二介电层并覆盖住该列选择线；于该第二介电层上形成至少一像素电容的上极板；于该上极板表面形成一电容介电层；以及于该第二介电层上形成至少一像素电容的下极板并覆盖住于该上极板。
2.如权利要求1所述的方法，其特征是该栅极导电层为一多晶硅层。
3.如权利要求1所述的方法，其特征是该第一介电层与该第二介电层中另形成有至少一第一接触插塞，用来电连接该源极以及该上极板。
4.如权利要求1所述的方法，其特征是该第一介电层与该第二介电层中另形成有至少一第二接触插塞，用来电连接该漏极至一影像资料线。
5.如权利要求1所述的方法，其特征是该列选择线由金属所构成，用来当作该微型显示器中的扫描线。
6.如权利要求1所述的方法，其特征是该下极板以及该上极板均由金属所构成。
7.如权利要求6所述的方法，其特征是形成该下极板以及该上极板的金属材料包含有钛、氮化钛、铝、铜或上述各物的合金。
8.如权利要求1所述的方法，其特征是该像素单元由二该栅极、二共用的该漏极、四该源极、四该上极板以及一该下极板由下至上依序堆叠所构成。
9.如权利要求1所述的方法，其特征是该微型显示器为一反射式液晶投影显示器。
10.一种制作微型显示器的像素单元的方法，其特征是该方法包含有下列步骤提供一定义有复数个主动区域的半导体基底；于该半导体基底上形成至少一栅极，且该栅极覆盖住部分的该主动区域；于未被该栅极所覆盖的该主动区域中分别形成复数个漏极/源极；于该半导体基底上形成一第一介电层并覆盖住该栅极以及该漏极/源极；于该第一介电层上形成至少一像素电容的上极板；于该上极板表面形成一电容介电层；以及于该第一介电层上形成至少一像素电容的下极板并覆盖住于该上极板。
11.如权利要求10所述的方法，其特征是形成该栅极的方法另包含有下列步骤于该半导体基底上依序形成一栅氧化层以及一多晶硅层；以及对该多晶硅层进行一黄光暨蚀刻制程，以于该半导体基底之上同时形成至少一栅极以及至少一电连接该栅极的列选择线，且该栅极覆盖住部分的该主动区域。
12.如权利要求10所述的方法，其特征是该第一介电层下方另包含有一第二介电层，覆盖于该栅极以及该漏极/源极以及之上。
13.如权利要求12所述的方法，其特征是另包含有下列步骤于该第二介电层中形成至少一电连接至该栅极的列选择接触插塞；于该第二介电层上形成至少一列选择线，并通过该列选择接触插塞而电连接至该栅极；以及形成该第一介电层，并覆盖住该列选择线。
14.如权利要求13所述的方法，其特征是该列选择线由金属所构成，用来当作该微型显示器中的扫描线。
15.如权利要求10所述的方法，其特征是该下极板以及该上极板均由金属材料所构成，且该金属材料包含有钛、氮化钛、铝、铜或上述各物的合金。
16.如权利要求10所述的方法，其特征是该第一介电层与该第二介电层中另形成有至少一第一接触插塞，用来电连接该源极以及该上极板。
17.如权利要求10所述的方法，其特征是该第一介电层与该第二介电层中另形成有至少一第二接触插塞，用来电连接该漏极至一影像资料线。
18.如权利要求10所述的方法，其特征是该像素单元由二该栅极、二共用的该漏极、四该源极、四该上极板以及一该下极板由下至上依序堆叠所构成。
19.如权利要求10所述的方法，其特征是该微型显示器为一反射式液晶投影显示器。
20.一种微型显示器的像素单元元件，其特征是该元件包含有一定义有复数个主动区域的半导体基底；至少一栅极，且该栅极覆盖住部分的该主动区域；至少一漏极/源极，且该漏极/源极分别位于未被该栅极所覆盖的该主动区域中；一第一介电层覆盖于该栅极以及该漏极/源极之上，且该第一介电层中包含至少一电连接至该栅极的列选择接触插塞；至少一列选择线，该列选择线位于该第一介电层之上，并通过该列选择接触插塞而被电连接至该栅极；一第二介电层，该第二介电层位于该第一介电层之上，且该第二介电层覆盖住该列选择线；至少一像素电容的上极板，且该像素电容的上极板位于该第二介电层之上；至少一电容介电层，且该电容介电层位于该上极板的表面；以及至少一像素电容的下极板，该电容的下极板位于该第二介电层之上，且该电容的下极板覆盖住该上极板以及该电容介电层。
21.如权利要求20所述的元件，其特征是该栅极包含有一栅氧化层、一多晶硅层或一金属硅化物层。
22.如权利要求20所述的元件，其特征是该第一介电层与该第二介电层中另包含有至少一第一接触插塞，用来电连接该源极以及该上极板。
23.如权利要求20所述的元件，其特征是该第一介电层与该第二介电层中另包含有至少一第二接触插塞，用来电连接该漏极至一影像资料线。
24.如权利要求20所述的元件，其特征是该列选择线由金属所构成，用来当作该微型显示器中的扫描线。
25.如权利要求20所述的元件，其特征是该下极板以及该上极板均由金属所构成。
26.如权利要求25所述的元件，其特征是构成该下极板以及该上极板的金属材料包含有钛、氮化钛、铝、铜或上述各物的合金。
27.如权利要求20所述的元件，其特征是该像素单元由二该栅极、二共用的该漏极、四该源极、四该上极板以及一该下极板由下至上依序堆叠所构成。
28.如权利要求20所述的元件，其特征是该微型显示器为一反射式液晶投影显示器。
全文摘要
一种微型显示器像素单元及其制作方法，该方法先提供一定义有复数个主动区域的半导体基底，接着于该半导体基底上形成至少一栅极，且该栅极覆盖住部分的该主动区域；随后于未被该栅极所覆盖的该主动区域中分别形成复数个漏极/源极，并于该半导体基底上形成一第一介电层并覆盖住该栅极以及该漏极/源极；然后于该第一介电层上形成至少一像素电容的上极板，且该上极板表面另形成一电容介电层；最后于该第一介电层上形成至少一像素电容的下极板并覆盖住于该上极板；本发明不但可大幅提高积集度以及金属电容的线性度，而且能有效降低杂讯以及耦合效应，同时解决习知制程中蚀刻多晶硅层时发生错差以及极板边缘残余物的问题。
文档编号G02F1/136GK1427450SQ0215551
公开日2003年7月2日 申请日期2002年12月9日 优先权日2001年12月19日
发明者张光晔, 郭国运 申请人:联华电子股份有限公司