驱动设备和驱动方法

专利名称：驱动设备和驱动方法
技术领域：
本发明涉及一种用于顺序地输出多个输出信号的驱动设备和驱动方法，并且更具体地，涉及一种用于驱动在例如液晶显示面板和有机EL面板的显示装置中的与多个显示元件相连接的扫描线的驱动设备和驱动方法。
背景技术：
图29是表示传统驱动设备的框图(例如，日本待审专利公开No.2000-98339)。例如，该设备用作液晶显示面板的扫描线驱动器。该传统驱动设备包括移位寄存器10，包括n个触发器(flipflop)FF-1至FF-n(n是正整数)；n个电平转换器(level shifter)LS-1至LS-n，用于转换来自移位寄存器10的n个输出的电平；以及输出电路20，包括n个输出缓冲器(output buffer)OB-1至OB-n。该n个输出缓冲器OB-1至OB-n输出n个驱动信号SX1至SXn。
将参考图30描述图29所示的驱动设备的操作。
首先，在端子11处输入数据(开始脉冲)。触发器FF-1根据在端子12处的时钟输入捕获该开始脉冲。与时钟上升沿同步，触发器FF-1从其端子Y输出一个脉冲的高电平信号。触发器FF-1还从其端子Q输出要输入到下一个触发器FF-2的端子D的数据。这样，在n个触发器FF-1至FF-n中顺序地移交数据，并且一个脉冲的高电平信号从n个触发器FF-1至FF-n的每一个的端子Y输出。然后利用n个电平转换器LS-1至LS-n，将这些高电平信号进行电平转换为具有VGG-VEE幅度差的信号。然后已进行电平转换的信号利用n个输出缓冲器OB-1至OB-n进行缓冲，以作为n个驱动信号SX1至SXn输出。因此，利用来自移位寄存器10的n个信号的顺序输出，驱动信号SX1至SXn顺序地输出。
例如，当以上驱动设备用作用于液晶显示面板的扫描线驱动器时，多个扫描电极线由这些驱动信号SX1至SXn顺序地激励，以沿垂直方向扫描液晶显示面板的显示屏幕。
专利文献1日本待审专利公开No.2000-98339发明内容近年来，已要求驱动设备增加输出的数目和降低成本。但是，在传统的驱动设备中，增加输出的数目将导致电路规模的增加，并因此提高成本。
例如，随着对于液晶显示面板的更高清晰度的需求，已经要求扫描线驱动器提供更多的输出。如同对于大规模液晶显示面板谋求更高清晰度那样，对于例如用于移动电话的小尺寸液晶面板也谋求更高清晰度。
此外，为了实现容易地将例如扫描线驱动器和数据驱动器的驱动器IC安装到液晶显示面板内以及降低成本，在用于移动电话的液晶显示面板中，单芯片驱动器IC成为主流。随着单芯片驱动器IC和液晶显示面板达到更高的清晰度，驱动器IC的芯片面积变得非常大，并且这提高了所得到的液晶显示面板的成本。即，由于驱动器IC具有安装在其上的显示控制器、图形RAM、数据驱动器和扫描线驱动器，因此电路规模随清晰度的提高而增加。因此，通常在半导体制造工艺中更加微细地制造晶体管，以减小驱动器IC的电路面积。
但是，通过提供更微细的晶体管来降低电路规模具有限制。通常，液晶显示面板的特征确定要供应给液晶显示面板的驱动信号的规范。例如，为了驱动用于移动电话的液晶显示面板上的液晶显示元件(通常，每一个元件包括薄膜晶体管(TFT)和液晶电容)，作为对于扫描线驱动器所要求的驱动电压，需要具有“约+15V”作为ON电势(VGG)和“约-15V”作为OFF电势(VEE)的电势差的驱动信号。因此，用于供应该驱动信号的扫描线驱动器必须包括具有响应该驱动信号的击穿电压的晶体管。晶体管的击穿电压随晶体管的栅极长度的减小而降低。因此，提供更微细的晶体管具有限制。
由于以上所述，本发明的一个目的是降低驱动设备的电路规模。解决问题的手段根据本发明的一个方面，该驱动设备包括第一产生部分和第二产生部分以及(k×m)个输出电路。该第一产生部分根据第一时钟，将k个第一信号从不输出状态顺序地转变为输出状态，其中k是自然数。该第二产生部分根据第二时钟，将m个第二信号从不输出状态顺序地转变为输出状态，其中m是自然数。该(k×m)个输出电路划分为k个组，并且m个输出电路属于该k个组的每一个。该k个第一信号对应于该k个组。该m个第二信号对应于属于该k个组的每一个的m个输出电路。如果与输出电路所属于的该组相对应的该第一信号为输出状态，则当该第二信号转变为输出状态时，该(k×m)个输出电路的每一个输出其相对应的第二信号。如果与输出电路所属于的该组相对应的该第一信号为不输出状态，即使当该第二信号为输出状态时，该(k×m)个输出电路的每一个不输出其相对应的第二信号。
在以上所述的驱动设备中，通过组合具有k个输出的第一产生部分和具有m个输出的第二产生部分，总的(k×m)个驱动信号顺序地输出。即，在该驱动设备的上行部分中的输出的数目可以减少，并且因此该驱动设备的电路规模可以降低。
优选地，在当该k个第一信号的任何一个为输出状态时的时间期间，根据该第二时钟，该第二产生部分将m个第二信号从不输出状态顺序地转变为输出状态。
优选地，该(k×m)个输出电路的每一个包括输出端子、第一输入端子、第一开关、第二输入端子和第二开关。该第一输入端子接收与该输出电路相对应的该第二信号。该第一开关连接在该输出端子和该第一输入端子之间，以及根据与该输出电路相对应的第一信号的状态切换ON/OFF。该第二输入端子接收与该第二信号的不输入状态相对应的预定电压。该第二开关连接在该输出端子和该第二输入端子之间，以及根据与该输出电路相对应的第一信号的状态切换ON/OFF。
优选地，该第一产生部分包括k个串联连接的第一触发器。该第二产生部分包括m个串联连接的第二触发器。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第一产生部分和该(k×m)个输出电路之间，并且接收外部控制信号。根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为不输出状态。
在上述驱动设备中，来自该(k×m)个输出电路的输出可以受控制信号的限制。这使得可以例如仅显示液晶显示面板中的预定线(或更新在预定线上所显示的图像)。换句话说，可以达到部分显示功能。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号。根据该控制信号的存在/不存在，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为不输出状态。
优选地，该驱动设备还包括第一选择器和第二选择器。该第一选择器连接在该k个第一触发器中的自顶部的第s个第一触发器和第(s+1)个第一触发器之间，其中s是自然数，并且1≤s＜(k-2)。该第二选择器连接在该k个第一触发器中的自顶部的第t个第一触发器和第(t+1)个第一触发器之间，其中t是自然数，并且s＜t≤(k-1)。该第一选择器和第二选择器具有第一模式和第二模式。在第一模式下，该第一选择器将来自第s个第一触发器的输出输出到第(s+1)个第一触发器。该第二选择器将来自第t个第一触发器的输出输出到第(t+1)个第一触发器。在第二模式下，该第一选择器将来自第s个第一触发器的输出输出到该第二选择器。该第二选择器将来自该第一选择器的输出输出到第(t+1)个第一触发器。
在上述驱动设备中，来自该(k×m)个输出电路的输出可以通过改变选择器的操作模式而被限制。这使得可以例如仅不显示液晶显示面板中的预定线(或不更新在预定线上所显示的图像)。换句话说，可以达到部分显示功能。
优选地，该驱动设备还包括具有第一模式和第二模式的选择电路。在第一模式下，该选择电路输出来自m个第二触发器中的自顶部的第y个第二触发器的输出，作为第y个第二信号，并且输出来自第(y+1)个第二触发器的输出，作为第(y+1)个第二信号，其中y是奇数自然数，并且m是偶数自然数，其中1≤y≤(m-1)。在第二模式下，该选择电路输出来自第y个第二触发器的输出，作为第y个和第(y+1)个第二信号，并且不输出来自第(y+1)个第二触发器的输出。
在上述驱动设备中，取决于选择器的操作模式，多个驱动信号可以同时输出。例如，在液晶显示面板中，可以同时激励多个线。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第一产生部分和该(k×m)个输出电路之间，并且接收外部控制信号。根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为输出状态。
在上述驱动设备中，可以同时输出多个驱动信号。例如，在液晶显示面板中，可以同时激励多个线。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号。根据该控制信号的存在/不存在，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为输出状态。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第一产生部分和该(k×m)个输出电路之间，并且根据外部控制信号的存在/不存在而操作。在从当该m个第二信号中的任何一个转变为输出状态时的时间，直到当下一个第二信号转变为输出状态时的时间的时间期间，该控制信号输出预定的持续时间，其中该预定的持续时间短于该时间期间。一旦接收该控制信号，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为不输出状态。
在上述驱动设备中，当正在输出给定的驱动信号时，可以阻止基本不需要的任何其它驱动信号的输出。这可以防止以下的发生当在液晶显示面板中的给定线上进行图像写入时，可能错误地将图像写入在不同于给定线的一条线上。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第二产生部分和该(k×m)个输出电路之间，并且根据外部控制信号的存在/不存在而操作。在从当该m个第二信号中的任何一个转变为输出状态时的时间，直到当下一个第二信号转变为输出状态时的时间的时间期间，该控制信号输出预定的持续时间，其中该预定的持续时间短于该时间期间。一旦接收该控制信号，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为不输出状态。
优选地，该驱动设备还包括逻辑电路。该逻辑电路连接在该第一和第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号。根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为输出状态，并且还将来自该第二产生部分的所有的m个第二信号同时转变为输出状态。
在上述驱动设备中，例如，可以同时激励显示面板的所有栅极线(gate line)。这使得可以一气释放存储在显示面板的液晶元件中的电荷。
优选地，该(k×m)个输出电路的每一个接收外部控制信号。该(k×m)个输出电路的每一个还包括选择部分。该选择部分输出在输出端子处供应的信号或者与第二信号的输出状态相对应的预定电压。
根据本发明的另一个方面，该驱动方法顺序地输出来自划分为k个组的(k×m)个输出端子的驱动信号，其中k和m是自然数，并且m个输出端子属于k个组的每一个。根据第一时钟，顺序地将与k个组相对应的k个第一信号从不输出状态转变为输出状态。根据第二时钟，顺序地将与属于k个组的每一个的m个输出端子相对应的m个第二信号从不输出状态转变为输出状态。在该(k×m)个输出端子的每一个中，如果对应于该输出端子所属的该组的第一信号为输出状态，则当该第二信号转变为输出状态时，从该输出端子输出对应于该输出端子的第二信号作为驱动信号。在该(k×m)个输出端子的每一个中，如果对应于该输出端子所属的该组的第一信号为不输出状态，即使当该第二信号为输出状态时，不从该输出端子输出对应于该输出端子的第二信号作为驱动信号。
本发明的效果如上所述，通过组合具有k个输出的第一产生部分和具有m个输出的第二产生部分，顺序地输出全部(k×m)个驱动信号。即，可以减少驱动设备的上行部分中的输出的数目，并且因此可以降低驱动设备的电路规模。


图1是表示本发明的第一实施例的驱动设备的整体配置的框图。
图2是表示图1所示的输出电路的内部配置的电路图。
图3是用于展示图1所示的驱动设备的操作的时序图。
图4是表示本发明的第二实施例的驱动设备的整体配置的框图。
图5是用于展示图4所示的驱动设备的操作的时序图。
图6是表示图4所示的驱动设备的可选方案的框图。
图7是表示图4所示的驱动设备的可选方案的框图。
图8是表示图4所示的驱动设备的可选方案的框图。
图9是表示图4所示的驱动设备的可选方案的框图。
图10是表示图4所示的驱动设备的可选方案的框图。
图11是本发明的第三实施例中所使用的信号产生部分的内部配置的框图。
图12是用于展示本发明的第三实施例的驱动设备的操作的时序图。
图13是表示本发明的第四实施例的驱动设备的整体配置的框图。
图14是用于展示图13所示的驱动设备的操作的时序图。
图15是表示图13所示的驱动设备的可选方案的框图。
图16是表示本发明的第五实施例的驱动设备的整体配置的框图。
图17是用于展示图16所示的驱动设备的操作的时序图。
图18是表示图16所示的驱动设备的可选方案的框图。
图19是表示图16所示的驱动设备的可选方案的框图。
图20是用于展示图19所示的驱动设备的操作的时序图。
图21是表示图16所示的驱动设备的可选方案的框图。
图22是表示本发明的第六实施例的驱动设备的整体配置的框图。
图23是用于展示图22所示的驱动设备的操作的时序图。
图24是表示图22所示的驱动设备的可选方案的框25是表示本发明的第七实施例的驱动设备的整体配置的框图。
图26是用于展示图25所示的驱动设备的操作的时序图。
图27是表示本发明的第八实施例的驱动设备的整体配置的框图。
图28是表示图27所示的输出电路的内部配置的电路图。
图29是表示传统驱动设备的整体配置的框图。
图30是用于展示图29所示的驱动设备的操作的时序图。
参考标号的描述101驱动信号输入端子102时钟输入端子103复位信号输入端子104、105、402分频器电路
106、107信号产生部分108输出部分116、117移位寄存器FFa-1至FFa-k，FFb-1至FFb-m虫发器LSa-1至LSa-k，LSb-1至LSb-m电平转换器OBa-1至OBa-k，OBb-1至OBb-m输出缓冲器X1至Xkm输出电路120s数据信号输入端子120b使能信号输入端子121 OFF电压输入端子MN124、MP124、MN125晶体管OUT输出端子200、500、600、700、800控制信号输入端子201、501、601逻辑电路201-1至201-k，201-1至201-m AND电路301、302、401-1至401-p、403-1至403-p选择器501-1至501-k、501-1至501-m、701a-1至701a-k、701b-1至701b-m OR电路601-1至601-k、601-1至601-m NOR电路80选择电路81选择部分82倒相器MN83、MP83、MN84晶体管85 ON电压输入端子OUT’输出端子具体实施方式

以下，将参考附图详细描述本发明的实施例。在附图中，相同或相应的部件由相同的参考标号表示，并且其描述不再重复。
<第一实施例>
图1表示本发明的第一实施例的驱动设备的配置。该设备例如用作液晶显示面板的扫描线驱动器。该设备包括驱动信号输入端子101、时钟输入端子102、复位信号输入端子103、分频器104和105，信号产生部分106和107以及输出部分108。驱动信号输入端子101接收外部驱动信号(开始脉冲)。时钟输入端子102接收外部时钟。复位信号输入端子103接收外部复位信号。分频器104利用预定的周期数目划分在驱动信号输入端子101处输入的开始脉冲。分频器105利用预定的周期数目划分在时钟输入端子102处输入的时钟。根据由分频器104所分频的开始脉冲和由分频器105所分频的时钟，信号产生部分106输出k个使能信号s1至sk(k是自然数)。根据在驱动信号输入端子101处所输入的开始信号和在时钟信号输入端子102处所输入的时钟信号，信号产生部分107输出m个数据信号b1至bm(m是自然数)。
<输出部分的内部配置>
输出部分108包括(k×m)个输出电路。该(k×m)个输出电路划分为k个组Gr1至Grk，其中每一个具有m个输出电路。例如，m个输出电路X1至Xm属于组Gr1、m个输出电路Xm+1至X2m属于组Gr2以及m个输出电路X(k-1)m+1至Xkm属于组Grk。
该k个组Gr1至Grk对应于k个使能信号s1至sk，其中组Gr1对应于使能信号s1、组Gr2对应于使能信号s2、并且组Grk对应于使能信号sk。
属于组Gr1至Grk的每一个的m个输出电路对应于m个数据信号b1至bm，其中输出电路X1、Xm+1、X(k-1)m+1对应于数据信号b1，输出电路X2、Xm+2、X(k-1)m+2对应于数据信号b2，并且输出电路Xm、X2m、Xkm对应于数据信号bm。
根据对应于输出电路所属的该组的使能信号及其对应的数据信号，(k×m)个输出电路的每一个输出驱动信号。
<输出电路、使能信号和数据信号之间的关系>
将详细描述输出电路、使能信号和数据信号之间的关系。这里假设m＝16并且k＝20。首先，将320个输出电路划分为总共20个组，每一组具有16个输出电路。具体地，输出电路X1至X16属于组Gr1、输出电路X17至X32属于组Gr2、并且输出电路X305至X320属于组Gr20。
来自信号产生部分106的使能信号s1至s20连接到320个输出电路。具体地，使能信号s1连接到属于组Gr1的输出电路X1至X16，并且使能信号s2连接到属于组Gr2的输出电路X17至X32。随后的使能信号以相同的方式连接，直到使能信号s20，该使能信号s20连接到属于组Gr20的输出电路X305至X320。
来自数据产生部分107的数据信号b1至b16连接到320个输出电路。具体地，数据信号b1连接到属于组Gr1至Gr20的每一个的16个输出电路中数字最小的输出电路X1、X17、…、X305。数据信号b2连接到属于组Gr1至Gr20的每一个的16个输出电路中数字第二小的输出电路X2、X18、…、X306。随后的数据信号以相同方式连接，直到数据信号b16，该数据信号b16连接到属于组Gr1至Gr20的每一个的16个输出电路中数字最大的输出电路X16、X32、…、X320。
<输出电路的内部配置>
图2表示图1中所示的一个输出电路的内部配置。该输出电路包括使能信号输入端子120s、数据信号输入端子120b、OFF电压输入端子121、输出端子OUT、倒相器123以及晶体管MN124、MP124和MN125。使能信号输入端子120s接收与该输出电路相对应的使能信号。数据信号输入端子120b接收与该输出电路相对应的数据信号。OFF电压输入端子121接收参考电压VEE。晶体管MN124和MP124组成传输门。晶体管MN124连接在数据信号输入端子120b和输出端子OUT之间，并且在其门处接收来自使能信号输入端子120s的信号。晶体管MP124连接在数据信号输入端子120b和输出端子OUT之间，并且接收来自倒相器123的信号。晶体管MN125连接在OFF电压输入端子121和输出端子OUT之间，并且接收来自倒相器123的信号。
当供应给使能信号输入端子120s的使能信号为“HIGH(高)电平”时，组成传输门的晶体管MN124和MP124为ON，允许供应给数据信号输入端子120b的数据信号从输出端子OUT输出。当供应给使能信号输入端子的使能信号为“LOW(低)电平”时，组成传输门的晶体管MN124和MP124为OFF，而晶体管MN125为ON，允许参考电压VEE从输出端子OUT输出。
用于驱动设备(扫描线驱动器)的示例性电压电平如下。系统电源电压VDD是“1.8v”，系统接地电压VSS是“0v”，驱动液晶显示面板的薄膜晶体管所需的ON电压VGG是“15v”，并且OFF电压VEE是“-15v”。
<信号产生部分的内部结构>
信号产生部分106包括移位寄存器116、k个电平转换器LSa-1至LSa-k以及k个输出缓冲器OBa-1至OBa-k。移位寄存器116包括串联连接的k个触发器FFa-1至FFa-k。该触发器FFa-1至FFa-k的每一个在其数据端子D处接收来自分频器104的开始脉冲(或者来自前面的触发器的输出端子Q的输出)，在其时钟端子CK处从分频器105接收时钟，并且在其复位端子R处从复位信号输入端子103接收复位信号。电平转换器LSa-1至LSa-k的每一个将来自其相应的触发器的输出(它是具有幅度为VDD-VSS的逻辑电压电平的信号)转换为具有幅度为VGG-VEE的信号，作为驱动液晶显示元件所要求的电压。输出缓冲器OBa-1至OBa-k的每一个对来自其相应的电平转换器的输出进行缓冲。
信号产生部分107包括移位寄存器117、m个电平转换器LSb-1至LSb-m以及m个输出缓冲器OBb-1至OBb-m。移位寄存器117包括串联连接的m个触发器FFb-1至FFb-m。触发器FFb-1至FFb-m的每一个在其数据端子D处接收来自驱动信号输入端子101的开始脉冲(或来自前面的触发器的输出端子Q的输出)，在其时钟端子CK处接收来自时钟输入端子102的时钟，并且在其复位端子R处接收来自复位信号输入端子103的复位信号。电平转换器LSb-1至LSb-m的每一个将来自其相应的触发器的输出(它是具有幅度为VDD-VSS的逻辑电压电平的信号)转换为具有幅度为VGG-VEE的信号，作为驱动液晶显示元件所要求的电压。输出缓冲器OBb-1至OBb-m的每一个对来自其相应的电平转换器的输出进行缓冲。
<每个电路的配置>
注意频分复用器104和105、触发器FFa-1至FFa-k以及触发器FFb-1至FFb-m包括低击穿电压晶体管，而电平转换器LSa-1至LSa-k、输出缓冲器OBa-1至OBa-k、电平转换器LSb-1至LSb-m、输出缓冲器OBb-1至OBb-m以及输出部分108的(k×m)个输出电路包括高击穿电压晶体管。
例如，约3V即足以作为低击穿电压晶体管的击穿电压。有时可能需要约30V作为高击穿电压晶体管的击穿电压。一般地，高击穿电压晶体管的面积大于低击穿电压晶体管的面积。
<操作>
将参考图3描述图1所示的驱动设备的操作。
首先，当在驱动信号输入端子101处输入开始脉冲时，与在时钟输入端子102处输入的时钟脉冲同步，信号产生部分107将数据信号b1至bm顺序地输出(顺序地将数据信号转变为“HIGH电平”)。同时，与由分频器105所分频的时钟同步，信号产生部分106输出使能信号s1。由分频器105所分频的期间使得当一个使能信号为“HIGH电平”时，在该时间期间m个数据信号顺序地转变为“HIGH电平”。换句话说，当从一个数据信号的上升沿直到下一数据信号的上升沿为止的时间期间定义为“一个周期”时，一个使能信号保持在“HIGH电平”“m个周期”。因此，在当使能信号s1为“HIGH电平”时的时间期间，属于组Gr1的输出电路X1至Xm顺序地输出数据信号b1至bm作为驱动信号。这里注意当驱动信号为“HIGH电平”时该驱动信号具有ON电压VGG，并且当驱动信号为“LOW电平”时该驱动信号具有OFF电压VEE。
当下一开始脉冲在驱动信号输入端子101处输入时，信号产生部分107再次顺序地输出数据信号b1至bm。同时，信号产生部分106输出下一个使能信号s2，由此属于组Gr2的输出电路Xm+1至X2m输出数据信号b1至bm作为驱动信号。
此后，每次输入开始脉冲时，数据信号b1至bm就顺序地输出，同时下一使能信号处于“HIGH电平”m个周期。
最后，当输入第k个开始脉冲时，输出电路X(k-1)m+1至Xkm输出数据信号b1至bm作为驱动信号。
在上述方式中，驱动信号从所有(k×m)个输出电路顺序地输出。
<具体例子>
接着，将详细描述驱动设备的操作，假设m＝16并且k＝20。
当输入第一开始脉冲时，数据信号b1至b16顺序地输出。同时，使能信号s1处于“HIGH电平”16个周期，而其他使能信号s2至s20保持在“LOW电平”。因此，输出电路X1至X16顺序地输出驱动信号，同时尽管接收数据信号，但输出电路X17至X320不输出驱动信号，因为没有输入它们的相应的使能信号。
随后，当输入第二开始脉冲时，数据信号b1至b16再次顺序地输出。同时，使能信号s2处于“HIGH电平”16个周期，而其他使能信号s1和s3至s20保持在“LOW电平”。因此，输出电路X17至X32顺序地输出驱动信号，同时尽管接收数据信号，但输出电路X1至X16和X33至X320不输出驱动信号，因为没有输入它们的相应的使能信号。
最后，当输入第20个开始脉冲时，数据信号b1至b16顺序地输出，并且使能信号s20处于“HIGH电平”16个周期。因此，输出电路X305至X320顺序地输出驱动信号，同时尽管接收数据信号，但输出电路X1至X304不输出驱动信号，因为没有输入它们的相应的使能信号。因此，在320个周期的时间期间，从320个输出电路X1至X320顺序地输出驱动信号。
<效果>
如上所述，通过组合具有k个输出的信号产生部分和具有m个输出的信号产生部分，输出总数为(k×m)个的驱动信号。即，可以减少驱动设备的上行部分中的输出的数目，并且因此可以降低驱动设备的电路规模。
以下，将通过例子描述在该实施例中所得到的减小驱动设备的面积的效果。为了在相同标准下与传统情况相比较，将描述输出数目是“320”的情况。此外，为了在相同标准下与传统情况相比较，比较使用具有相同的晶体管最小线宽(栅极长度)的半导体工艺所设计的数据。
通过采用该实施例得到的估计的电路面积如下输出电路19500μm2
输出缓冲器18900μm2电平转换器28700μm2触发器9100μm2分频器10000μm2假设m＝16并且k＝20，信号产生电路106的面积(S106)、信号产生部分107的面积(S107)以及输出部分108的面积(S108)如下。
S106＝(28700+18900+9100)×16＝0.91mm2S107＝(28700+18900+9100)×20＝1.13mm2S108＝19500×320＝6.24mm2该设备的剩余部分的面积(Sα)是“0.10mm2”。
则该实施例中的总面积(SSS)如下。
SSS＝S106+S107+S108+Sα＝8.3mm2相反地，图29所示的传统驱动设备中的估计的电路面积如下。
输出缓冲器14000μm2电平转换器28700μm2触发器9100μm2则该传统情况中的总面积(SSS’)如下。
SSS’＝(14000+28700+9100)×320＝16.58mm2在以上情况之间的比较中，可以看出该实施例中的总面积(SSS)是传统情况下的总面积(SSS’)的约50％。
<第二实施例>
<配置>
图4表示本发明的第二实施例的驱动设备的整体配置。除了图1所示的驱动设备的部件之外，该驱动设备还包括控制信号输入端子200和逻辑电路201。该控制信号输入端子200接收外部控制信号。该逻辑电路201根据在控制信号输入端子200处输入的控制信号将来自移位寄存器116的所有的输出转变为“LOW电平”。其他配置与图1中的基本相同。
该逻辑电路201包括k个AND(与)电路201-1至201-k。该AND电路201-1至201-k的每一个接收在控制信号输入端子200处输入的控制信号和来自其相应的触发器的输出。例如，AND电路201-1接收控制信号和来自触发器FFa-1的输出。
<操作>
将参考图5描述图4所示的驱动设备的操作。
当控制信号在控制信号输入端子200处输入时(当控制信号为“HIGH电平”时)，来自移位寄存器116的输出的每一个供应给相应的电平转换器，而不由逻辑电路201阻塞。即，基本上执行与图3所示的相同的操作。
相反地，当控制信号不在控制信号输入端子200处输入时(当控制信号为“LOW电平”时)，来自k个AND电路201-1至201-k的所有的输出转变为“LOW电平”，并且因此来自电平转换器LSa-1至LSa-k的输出也转变为“LOW电平”。例如，即使来自移位寄存器116的触发器FFa-2的输出为“HIGH电平”，使能信号s2也不输出。在这种情况下，由于使能信号s2不供应给输出电路Xm+1至X2m中的任何一个，没有驱动信号从输出电路Xm+1至X2m输出(没有驱动信号转变为“HIGH电平”)，即使数据信号b 1至bm顺序地供应给输出电路Xm+1至X2m。
因此，在驱动信号在当控制信号输入时的时间期间输出的同时，在当控制信号不输入时的时间期间没有驱动信号输出。
<效果>
如上所述，可以利用控制信号限制驱动信号的输出。这允许仅显示液晶显示面板中的预定线(或更新在预定线上所显示的图像)。换句话说，可以达到部分显示功能。此外，由于在控制信号不输入的时间期间电平转换器和输出缓冲器停止其操作，因此功率消耗可以降低。
注意，如图6所示，通过将逻辑电路201放在电平转换器LSa-1至LSa-k和输出缓冲器OBa-1至OBa-k之间，也可以获得基本相同的效果。在这种情况下，逻辑电路201包括高击穿电压晶体管。
可选地，如图7所示，通过将逻辑电路201放在信号产生部分107的移位寄存器117和电平转换器LSb-1至LSb-m之间，也可以获得基本相同的效果。在这种情况下，逻辑电路201包括m个AND电路201-1至201-m。
可选地，如图8所示，通过将逻辑电路201放在电平转换器LSb-1至LSb-m和输出缓冲器OBb-1至OBb-m之间，也可以获得基本相同的效果。在这种情况下，逻辑电路201包括高击穿电压晶体管。
可选地，如图9所示，通过将逻辑电路201放在移位寄存器116和电平转换器LSa-1至LSa-k之间，以及移位寄存器117和电平转换器LSb-1至LSb-m之间，也可以获得基本相同的效果。在这种情况下，逻辑电路201包括AND电路201a-1至201a-k和201b-1至201b-m。而且，由于在不输入控制信号的时间期间，不仅一个信号产生部分中的电平转换器和输出缓冲器停止它们的操作，而且在另一个信号产生部分中的那些电平转换器和输出缓冲器也停止它们的操作，因此可以进一步降低功率消耗。
可选地，如图10所示，通过将逻辑电路201放在电平转换器LSa-1至LSa-k和输出缓冲器OBa-1至OBa-k之间，以及电平转换器LSb-1至LSb-m和输出缓冲器OBb-1至OBb-m之间，也可以获得基本相同的效果。在这种情况下，逻辑电路201包括高击穿电压晶体管。
<第三实施例>
<配置>
除了信号产生部分106的内部配置之外，本发明的第三实施例的驱动设备的整体配置与图1中的相同。图11表示该实施例中信号产生部分106的内部配置。除了图1所示的信号产生部分的部件之外，该信号产生部分106还包括选择器301和302。其他配置与图1中的基本相同。
该选择器301连接在触发器FFa-1和FFa-2之间，并且具有正常模式和部分显示模式。在正常模式下，选择器301将来自前面的触发器FFa-1的输出供应给后续的触发器FFa-2。在部分显示模式下，选择器301将系统接地电压VSS供应给触发器FFa-2。
选择器302连接在触发器FFa-(k-1)和FFa-k之间，并具有正常模式和部分显示模式。在正常模式下，选择器302将来自前面的触发器FFa-(k-1)的输出供应给后续的触发器FFa-k。在部分显示模式下，选择器302将来自触发器FFa-1(选择器301之前的触发器)的输出供应给后续的触发器FFa-k。
<操作>
将参考图12描述图11所示的驱动设备的操作。
在正常模式下，类似于图3中所示的操作，利用一个开始脉冲将一个使能信号转变为“HIGH电平”，同时数据信号b1至bm顺序地输出。
在部分显示模式下，在使能信号s1之后，不是使能信号s2而是使能信号sk转变为“HIGH电平”。因此，驱动信号不是从输出电路Xm+1至X2m而是从输出电路X(k-1)m+1至Xkm顺序地输出。
<效果>
如上所述，通过改变选择器的操作模式，可以限制驱动信号的输出。这使得可以仅不显示液晶显示面板中的预定线(或不更新在预定线上所显示的图像)。换句话说，可以达到部分显示功能。此外，由于触发器FFa-2至FFa-(k-1)在部分显示模式下停止其操作，因此可以降低功率损耗。
例如，在部分显示模式下，如果不希望在具有(k×m)线的液晶显示面板中显示第10线至第20线的段，则选择器301应该连接在第9触发器FFa-9和第10触发器FFa-10之间，并且选择器302应该连接在第20触发器FFa-20和第21触发器FFa-21之间。
<第四实施例>
<配置>
图13表示本发明的第四实施例的驱动设备的整体配置。除了图1所示的驱动设备的部件之外，该设备还包括选择电路400和分频器402。该选择电路400包括p个选择器401-1至401-p(p是“k/2”其中k是偶数)。其他配置与图1中的基本相同。
该选择器401-1至401-p的每一个对应于两个触发器和两个电平转换器。例如，选择器401-1对应于两个触发器FFb-1和FFb-2以及两个电平转换器LSb-1和LSb-2。
该选择器401-1至401-p的每一个具有正常模式和2-线驱动模式。在正常模式下，该选择器401-1至401-p的每一个将来自其对应的第一触发器的输出供应给其对应的第一电平转换器，并且将来自其对应的第二触发器的输出供应给其对应的第二电平转换器。例如，选择器401-1将来自触发器FFb-1输出供应给电平转换器LSb-1，并且将来自触发器FFb-2的输出供应给电平转换器LSb-2。在2-线模式下，该选择器401-1至401-p的每一个将来自第一触发器的输出供应给第一和第二电平转换器。例如，选择器401-1将来自触发器FFb-1的输出供应给电平转换器LSb-1和LSb-2。
该分频器402具有正常模式和2-线驱动模式。在正常模式下，该分频器402输出在驱动信号输入端子101处输入的开始脉冲。在2-线驱动模式下，该分频器402用预定周期将在驱动信号输入端子101处输入的开始脉冲分频。移位寄存器117从分频器402接收开始脉冲。
<操作>
将参考图14描述图13所示的驱动设备的操作。
在正常模式下，分频器402输出在驱动信号输入端子101处输入的开始脉冲。选择器401-1将来自触发器FFb-1的输出供应给电平转换器LSb-1，并且将来自触发器FFb-2的输出供应给电平转换器LSb-2。因此，基本上执行与图3所示的相同的操作。
在2-线驱动模式下，移位寄存器117接收由分频器402所分频的开始脉冲(具有扩展的“HIGH电平”时间期间的开始脉冲)。来自触发器FFb-1的输出经由选择器401-1供应给电平转换器LSb-1和LSb-2，并且因此同时输出数据信号b1和b2。这样，输出电路X1和X2同时输出其驱动信号。
<效果>
如上所述，根据选择器的操作模式可以同时输出多个驱动信号。具体地，在液晶显示面板中，可以同时激活多个线(在本实施例中为两线)。这可以降低液晶显示面板的分辨率。此外，由于可以减少液晶显示面板的数据驱动器(未示出)的写入的次数，因此可以降低功率消耗。
尽管在本实施例中描述了2-线驱动，N-线驱动(N是自然数)也是可以的。在这种情况下，仅需要使得一个选择器与N个触发器和N个电平转换器相对应。在正常模式下，每一个选择器仅需要针对N个触发器和N个电平转换器给出一对一对应。在N-线驱动模式下，每一个选择器仅需要将来自对应的触发器中的第一触发器的输出供应给所有的N个电平转换器。
注意，如图15所示，通过在电平转换器LSb-1至LSb-m和输出缓冲器OBb-1至OBb-m之间连接选择器401-1至401-p，也可以得到基本相同的效果。在这种情况下，选择器401-1至401-p的每一个与两个电平转换器和两个输出缓冲器相对应。在这种情况下，还可以在触发器FFb-1至FFb-m和电平转换器LSb-1至LSb-m之间额外提供p个选择器403-1至403-p。针对偶数数目的触发器和偶数数目的电平转换器给出选择器403-1至403-p的每一个。在正常模式下，选择器403-1至403-p的每一个将来自其对应的触发器的输出供应给其对应的电平转换器。例如，选择器403-1将来自触发器FFb-2的输出供应给电平转换器LSb-2。在2-线驱动模式下，选择器403-1至403-p的每一个向其对应的电平转换器供应系统接地电压VSS。这可以节省在2-线驱动模式下不需要的电平转换器所消耗的功率。
<第五实施例>
<配置>
图16表示本发明的第五实施例的驱动设备的整体配置。除了图1所示的驱动设备的部件之外，该设备还包括控制信号输入端子500和逻辑电路501。该控制信号输入端子500接收外部控制信号。当在控制信号输入端子500处输入的控制信号为“HIGH电平”时，逻辑电路501将来自移位寄存器116的所有的k个输出转变为“HIGH电平”。其他配置基本与图1的相同。
该逻辑电路501包括k个OR(或)电路501-1至501-k。该OR电路501-1至501-k的每一个接收在控制信号输入端子500处输入的控制信号和来自其对应的触发器的输出。例如，OR电路501-1接收控制信号和来自触发器FFa-1的输出。
<操作>
将参考图17描述图16中所示的驱动设备的操作。
当在控制信号输入端子500处不输入控制信号时(当控制信号为“LOW电平”时)，来自移位寄存器116的使能信号s1至sk的每一个供应给对应的电平转换器。即，基本上执行与图3所示的相同的操作。
当在控制信号输入端子500处输入控制信号时(当控制信号为“HIGH电平”时)，来自k个OR电路501-1至501-k的所有的输出转变为“HIGH电平”。换句话说，使能信号s1至sk同时供应给相应的m个输出电路。例如，即使当来自移位寄存器116的触发器FFa-1的输出为“HIGH电平”并且来自其他触发器FFa-2至FFa-k的输出为“LOW电平”时，不仅输出使能信号s1，而且输出使能信号s2至sk。因此，一旦输出数据信号b1，不仅输出电路X1而且输出电路Xm+1、……、X(k-1)m+1同时输出驱动信号。即，不仅属于组Gr1的m个输出电路而且属于其他组Gr2至Grk的输出电路都同时顺序地输出驱动信号。
如上所述，在当控制信号正在输入时的时间期间，驱动信号不仅从属于一个组的输出电路而且从属于其他组的输出电路同时输出。
<效果>
如上所述，在控制信号为“HIGH电平”的时间期间，可以同时输出多个驱动信号。此外，在2-线驱动模式下，可以设置分频器104，以便于输出在驱动信号输入端子101处输入的时钟，而不分频该时钟。当显示实线图像(在整个图像上灰度级均匀的图像(例如，其中所有象素都是“白的”的图像))时，这可以缩短利用数据驱动器(未示出)的图像写入的时间。
注意，如图18所示，通过在电平转换器LSa-1至LSa-k2和输出缓冲器OBa-1至OBa-k之间连接逻辑电路501，也可以得到基本相同的效果。在这种情况下，逻辑电路501包括高击穿电压晶体管。
可选地，如图19所示，通过在信号产生部分107的移位寄存器117和电平转换器LSb-1至LSb-m之间连接逻辑电路501，也可以得到基本相同的效果。在这种情况下，逻辑电路501包括m个OR电路501-1至501-m。在这种情况下，如图20所示，当控制信号在控制信号输入端子500处输入时(当控制信号为“HIGH电平”时)，所有的数据信号b1至bm也都同时转变为“HIGH电平”。因此，接收“HIGH电平”使能信号的所有的输出电路同时输出它们的驱动信号。例如，当使能信号s1为“HIGH电平”时，所有的输出电路X1至Xm同时输出驱动信号。
可选地，如图21所示，通过在电平转换器LSb-1至LSb-m和输出缓冲器OBb-1至OBb-m之间连接逻辑电路501，也可以得到基本相同的效果。在这种情况下，逻辑电路501包括高击穿电压晶体管。
<第六实施例>
<配置>
图22表示本发明的第六实施例的驱动设备的整体配置。该设备包括控制信号输入端子600和逻辑电路601。该控制信号输入端子600接收外部控制信号。当在该控制信号输入端子600处输入的控制信号为“HIGH电平”时，该逻辑电路601将来自移位寄存器117的所有的数据信号b1至bm转变为“LOW电平”。
该逻辑电路601包括m个NOR电路601-1至601-m。该NOR电路601-1至601-m的每一个接收在控制信号输入端子600处输入的控制信号和来自其对应的触发器的输出的逆信号。例如，NOR电路601-1接收控制信号和来自触发器FFb-1的输出的逆信号。其他配置与图1中的基本相同。
<操作>
将参考图23描述图22所示的驱动设备的操作。这里注意由于输出缓冲器OBb-1至OBb-m的每一个包括高击穿电压晶体管，来自输出缓冲器OBb-1至OBb-m的m个输出的每一个在上升时间和下降时间中较大，并且其波形变形。此外，为了解释的目的，图23所示的数据信号b1至bm的波形是那些如果来自移位寄存器117的输出直接供应给电平转换器LSb-1至LSb-m而将得到的波形。
首先，从触发器FFb-1输出一个信号。由于此时控制信号是“LOW电平”，数据信号b1转变为“HIGH电平”。因此，来自输出电路X1的驱动信号转变为“HIGH电平”。
然后控制信号转变为“HIGH电平”。这使得来自触发器FFb-1的信号转变为“LOW电平”，并且因此将数据信号b1转变为“LOW电平”。因此，来自输出电路X1的驱动信号转变为“LOW电平”。
然后从触发器FFb-2输出一个信号。由于此时控制信号为“HIGH电平”，数据信号b2保持在“LOW电平”，并且因此来自输出电路X2的驱动信号保持在“LOW电平”。
然后控制信号转变为“LOW电平”。这使得数据信号b2转变为“HIGH电平”，并且因此来自输出电路X2的驱动信号转变为“HIGH电平”。
如上所述，这样设置控制信号，从而对于在从当数据信号转变为“HIGH电平”时的时间，直到当下一个数据信号变为“HIGH电平”时的时间为止的时间期间内的预定的持续时间，该控制信号保持在“HIGH电平”，其中该预定的持续时间短于该时间期间。
<效果>
如上所述，当正在输出一个驱动信号时，可以避免基本不需要的另一个驱动信号的输出。这可以防止以下出现当正在液晶显示面板中的一线上写入图像时，可能错误地将图像写入在与该线相邻的线上。
注意，如图24所示，通过在移位寄存器116和电平转换器LSa-1至LSa-k之间连接逻辑电路601，也可以获得基本相同的效果。在这种情况下，逻辑电路601包括k个NOR电路601-1至601-k。
<第七实施例>
<配置>
图25表示本发明的第七实施例的驱动设备的整体配置。除了图1所示的驱动设备的部件之外，该设备还包括控制信号输入端子700和逻辑电路701。其它配置与图1的基本相同。该控制信号输入端子700接收外部控制信号。该逻辑电路701包括k个OR电路701a-1至701a-k以及m个OR电路701b-1至701b-m。OR电路701a-1至701a-k的每一个接收来自控制信号输入端子700的控制信号和来自其对应的触发器的输出。例如，OR电路701a-1接收控制信号和来自触发器FFa-1的输出。OR电路701b-1至701b-m的每一个接收来自控制信号输入端子700的控制信号和来自其对应的触发器的输出。例如，OR电路701b-1接收控制信号和来自触发器FFb-1的输出。
<操作>
将参考图26描述如图25所示的驱动设备的操作。
当在控制信号输入端子700处没有输入控制信号时(当控制信号为“LOW电平”时)，来自移位寄存器116的输出的每一个供应给相应的电平转换器，从而输出使能信号s1至sk。此外，来自移位寄存器117的输出的每一个供应给相应的电平转换器，从而输出数据信号b1至bm。即，基本上执行与图3所示相同的操作。
当在控制信号输入端子700处输入控制信号时(当控制信号为“HIGH电平”时)，来自k个OR电路701a-1至701a-k的所有的输出和来自m个OR电路701b-1至701b-m的所有的输出都转变为“HIGH电平”。换句话说，来自信号产生部分106的所有的使能信号s1至sk同时输出，并且来自信号产生部分107的所有的数据信号b1至bm同时输出。因此，驱动信号从所有的输出电路X1至Xkm同时输出。
因此，在当控制信号输入时的时间期间，所有的驱动信号同时输出。
<效果>
如上所述，可以同时激活显示面板的所有栅极线(gate line)。这允许一气释放存储在显示面板的液晶元件中的电荷。因此，例如，显示面板可以很快地关闭而不影响显示面板上的图像。
<第八实施例>
<整体配置>
图27表示本发明的第八实施例的驱动设备的整体配置。除了图1所示的驱动设备的部件之外，该设备还包括控制信号输入端子800。(k×m)个输出电路X1至Xkm的每一个接收在该控制信号输入端子800处输入的控制信号。其他配置与图1的基本相同。
<选择电路的内部配置>
图28表示图27所示的输出电路之一的内部配置。除了图2所示的输出电路的部件之外，该输出电路还包括选择部分80。该选择部分80包括输入端子81、反相器82、晶体管MN83、MP83和MP84、输出端子OUT’和ON电压输入端子85。输入端子81接收来自控制信号输入端子800的控制信号。晶体管MN83和MP83组成传输门。晶体管MN83连接在输出端子OUT和OUT’之间，并且在其门处接收来自输入端子81的控制信号。晶体管MP83连接在输出端子OUT和OUT’之间，并且在其门处接收被反相器82反相的控制信号。晶体管MP84连接在输出端子OUT’和ON电压输入端子85之间，并且在其门处接收来自输入端子81的控制信号。ON电压输入端子85接收ON电压VGG。
<操作>
将描述图27所示的驱动设备的操作。
当在控制信号输入端子800处输入控制信号时(当控制信号为“HIGH电平”时)，晶体管MN83和MP83为ON状态，同时晶体管MP84为OFF状态。因此，在输出端子OUT处供应的信号(数据信号或OFF电压)从输出端子OUT’输出。因此，类似于图3所示的情况，根据其对应的使能信号和数据信号，输出电路X1至Xkm的每一个输出驱动信号。
相反地，当在控制信号输入端子800处不输入控制信号时(当控制信号为“LOW电平”时)，晶体管MN83和MP83为OFF状态，同时晶体管MP84为ON状态。因此，ON电压VGG，而不是在输出端子OUT处供应的信号，从输出端子OUT’输出。因此，类似于图26所示的情况，所有的输出电路X1至Xkm同时输出驱动信号。
<效果>
如上所述，可以同时激活显示面板的所有的栅极线。这允许一气释放存储在显示面板的液晶元件中的电荷。因此，显示面板可以在整个屏幕上很快地“变黑”。
此外，通过使得晶体管MP84的电流容量小于组成电平转换器和输出缓冲器(利用ON电压VGG和OFF电压VEE驱动的电路)的晶体管的电流容量，可以防止出现电荷突然流向ON电压VGG已经供应给其的互连处，并且因此防止了设备的损坏。这里所使用的“电流容量”意指每单位时间流过晶体管的电荷量。当“电流容量较小”时，这意味着每单位时间流过晶体管的电荷量较小。
在以上的实施例描述中，示出了使用移位寄存器(每一个都包括触发器和分频器)的例子，以给出用于顺序地输出k个信号的电路和用于顺序地输出m个信号的电路。本发明不限于此，例如还可以使用计数器和解码器的组合。
此外，优选地选择m和k，以最小化信号产生部分中的信道的总数“m+k”，从而给出最大的面积减小效果。
在所有以上实施例中，描述了用于驱动液晶面板的扫描线的驱动设备的例子。本发明不局限于此，而是还可应用于例如有机EL面板的其他显示面板。此外，本发明可用于采用有源矩阵类型驱动的任何设备。此外，本发明可用于被配置用于向多个输出端子顺序地输出信号的单芯片半导体集成电路。
工业应用性本发明的驱动设备，其可以减小电路面积，可用作驱动设备和驱动方法，用于驱动例如液晶显示面板和有机EL面板的显示装置中的扫描线。
权利要求
1.一种驱动设备，包括第一产生部分，用于根据第一时钟顺序地将k个第一信号从不输出状态转变为输出状态，其中k是自然数；第二产生部分，用于根据第二时钟顺序地将m个第二信号从不输出状态转变为输出状态，其中m是自然数；以及(k×m)个输出电路，划分为k个组，其中m个输出电路属于该k个组的每一个，k个第一信号对应于该k个组，m个第二信号对应于属于该k个组的每一个的m个输出电路，以及(k×m)个输出电路的每一个如果与输出电路所属于的该组相对应的该第一信号为输出状态，当该第二信号转变为输出状态时，则输出其相对应的第二信号，以及如果与输出电路所属于的该组相对应的该第一信号为不输出状态，即使当该第二信号为输出状态时，也不输出其对应的第二信号。
2.根据权利要求1的驱动设备，其中在当k个第一信号中的任意一个为输出状态时的时间期间，根据该第二时钟，该第二产生部分顺序地将该m个第二信号从不输出状态转变为输出状态。
3.根据权利要求1的驱动设备，其中该(k×m)个输出电路的每一个包括输出端子；第一输入端子，用于接收对应于该输出电路的该第二信号；第一开关，连接在输出端子和第一输入端子之间，用于根据与该输出电路相对应的第一信号的状态而切换ON/OFF；第二输入端子，用于接收与该第二信号的不输出状态相对应的预定电压，以及第二开关，连接在输出端子和第二输入端子之间，用于根据与该输出电路相对应的第一信号的状态而切换ON/OFF。
4.根据权利要求1的驱动设备，其中该第一产生部分包括串联连接的k个第一触发器，以及该第二产生部分包括串联连接的m个第二触发器。
5.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第一产生部分和该(k×m)个输出电路之间，并且接收外部控制信号，其中根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为不输出状态。
6.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号，其中根据该控制信号的存在/不存在，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为不输出状态。
7.根据权利要求4的驱动设备，还包括第一选择器，连接在该k个第一触发器中自顶部的第s个第一触发器和第(s+1)个第一触发器之间，其中s是自然数，并且1≤s＜(k-2)；以及第二选择器，连接在该k个第一触发器中自顶部的第t个第一触发器和第(t+1)个第一触发器之间，其中t是自然数，并且s＜t≤(k-1)，其中该第一选择器和第二选择器具有第一模式和第二模式，在第一模式下，该第一选择器将来自第s个第一触发器的输出输出到第(s+1)个第一触发器，并且该第二选择器将来自第t个第一触发器的输出输出到第(t+1)个第一触发器，以及在第二模式下，该第一选择器将来自第s个第一触发器的输出输出到该第二选择器，并且该第二选择器将来自该第一选择器的输出输出到第(t+1)个第一触发器。
8.根据权利要求4的驱动设备，还包括选择电路，具有第一模式和第二模式，其中，在第一模式下，该选择电路输出来自m个第二触发器中自顶部的第y个第二触发器的输出，作为第y个第二信号，其中y是奇数自然数，并且m是偶数自然数，其中1≤y≤(m-1)，并输出来自第(y+1)个第二触发器的输出，作为第(y+1)个第二信号，以及在第二模式下，该选择电路输出来自第y个第二触发器的输出，作为第y个和第(y+1)个第二信号，并且不输出来自第(y+1)个第二触发器的输出。
9.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第一产生部分和该(k×m)个输出电路之间，并且接收外部控制信号，其中，根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为输出状态。
10.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号，其中，根据该控制信号的存在/不存在，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为输出状态。
11.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第一产生部分和该(k×m)个输出电路之间，并且根据外部控制信号的存在/不存在而工作，其中，在从当该m个第二信号中的任何一个转变为输出状态时的时间，直到当下一个第二信号转变为输出状态时的时间的时间期间，该控制信号输出预定的持续时间，该预定的持续时间短于该时间期间，以及一旦接收该控制信号，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为不输出状态。
12.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第二产生部分和该(k×m)个输出电路之间，并且根据外部控制信号的存在/不存在而工作，其中，在从当该m个第二信号中的任何一个转变为输出状态时的时间，直到当下一个第二信号转变为输出状态时的时间的时间期间，该控制信号输出预定的持续时间，该预定的持续时间短于该时间期间，以及一旦接收该控制信号，该逻辑电路将来自该第二产生部分的所有的m个第二信号同时转变为不输出状态。
13.根据权利要求1的驱动设备，还包括逻辑电路，连接在该第一和第二产生部分和该(k×m)个输出电路之间，并且接收外部控制信号，其中根据该控制信号的存在/不存在，该逻辑电路将来自该第一产生部分的所有的k个第一信号同时转变为输出状态，并且还将来自该第二产生部分的所有的m个第二信号同时转变为输出状态。
14.根据权利要求3的驱动设备，其中该(k×m)个输出电路的每一个接收外部控制信号，以及该设备还包括选择部分，用于输出在输出端子处供应的信号或者与该第二信号的输出状态相对应的预定电压。
15.一种驱动方法，用于顺序地输出来自划分为k个组的(k×m)个输出端子的驱动信号，其中k和m是自然数，m个输出端子属于k个组的每一个，该方法包括根据第一时钟，顺序地将与k个组相对应的k个第一信号从不输出状态转变为输出状态；根据第二时钟，顺序地将与属于k个组的每一个的m个输出端子相对应的m个第二信号从不输出状态转变为输出状态；以及在该(k×m)个输出端子的每一个中，如果对应于该输出端子所属的该组的第一信号为输出状态，当该第二信号转变为输出状态时，则从该输出端子输出对应于该输出端子的第二信号作为驱动信号；以及在(k×m)个输出端子的每一个中，如果对应于该输出端子所属的该组的第一信号为不输出状态，即使当该第二信号为输出状态时，不从该输出端子输出对应于该输出端子的第二信号作为驱动信号。
全文摘要
第一产生部分(106)将k个第一信号顺序地转变为输出状态。第二产生部分(107)将m个第二信号顺序地转变为输出状态。全部(k×m)个输出电路(X1至Xkm)划分为k个组。该k个组的每一个包括m个输出电路。该k个第一信号对应于该k个组，并且该m个第二信号对应于属于该k个组的每一个的m个输出电路。如果对应于该输出电路所属的该组的第一信号为输出状态，当第二信号转变为输出状态时，该(k×m)个输出电路的每一个输出其对应的第二信号。
文档编号G09G3/20GK1922650SQ2005800059
公开日2007年2月28日 申请日期2005年11月8日 优先权日2004年11月10日
发明者榊原努, 三宅健二, 松木彻, 皆谷一成, 井上和典 申请人:松下电器产业株式会社