用于对显示器输入进行解多路复用的无源电路的制作方法

专利名称：：用于对显示器输入进行解多路复用的无源电路的制作方法
技术领域：
：本发明的领域涉及微机电系统(microelectromechanicalsystem,MEMS)。
背景技术：
：微机电系统(MEMS)包含微机械元件、激活器和电子元件。可使用沉积、蚀刻和/或其它蚀刻掉衬底和/或己沉积材料层的部分或者添加层以形成电装置和机电装置的微加工工艺来产生微机械元件。一种类型的MEMS装置称为干涉式调制器。如本文所使用，术语干涉式调制器或干涉式光调制器指的是一种使用光学干涉原理选择性地吸收且/或反射光的装置。在某些实施例中，干涉式调制器可包括一对导电板，其中之一或两者可能整休或部分透明且/或具有反射性，且能够在施加适当电压时进行相对运动。在特定实施例中，一个板可包括沉积在衬底上的固定层，且另一个板可包括通过气隙与固定层分离的金属薄膜。如本文更详细描述，一个板相对于另一个板的位置可改变入射在干涉式调制器上的光的光学干涉。这些装置具有广范围的应用，且在此项技术中，利用且/或修改这些类型装置的特性使得其特征可被发掘用于改进现有产品和创建尚未开发的新产品，将是有益的。
发明内容本发明的系统、方法和装置每一者均具有若干方面，其中任何单个方面均不仅仅负责其期望的属性。在不限定本发明范围的情况下，现将简要论述其较突出的特征。考虑此论述之后，且尤其在阅读题为"具体实施方式"的部分之后，将了解本发明的特征如何提供优于其它显示器装置的优点。在一个实施例中，一种显示器装置包括微机电系统(MEMS)显示器元件的阵列，和耦合到所述阵列且经配置以提供行输出电压来驱动所述阵列的多个无源阻抗网络电路，每一无源阻抗网络包括到显示器元件行的至少两个输入和至少一个输出，其中所述行输出由所述输入控制。在另一实施例中，一种显示器装置包括形成为一组相交行和列的微机电系统(MEMS)显示器元件的阵列、用于每一行的行输入引线、通过第一串联阻抗连接到第7一行输入引线的第一电压输入，和通过第二串联阻抗连接到所述第一行输入引线的第二电压输入。在另一实施例中，一种显示器装置包括用于显示图像数据的构件，和用于对一个或一个以上行驱动电压进行解多路复用并将经解多路复用电压提供到所述显示构件的构件。在另一实施例中，一种制造显示器装置的方法包括在衬底上形成微机电系统(MEMS)显示器元件的阵列；以及在相同或不同衬底上形成多个无源阻抗网络电路，每一无源阻抗网络电路包括至少两个输入和一输出，其中所述无源阻抗网络电路的至少一些耦合到所述阵列。在另一实施例中，一种在显示器装置的逐行寻址方案中对行驱动电压进行解多路复用的方法包括将选定电压的所述行驱动电压通过一组串联阻抗施加到多个行；将第--控制电压通过第一串联阻抗施加到所述多个行的第一者；以及将第二控制电压通过第二串联阻抗施加到所述多个行的第二者。在另一实施例中，一种显示器装置包括形成为一组相交行和列的微机电系统(MEMS)显示器元件的阵列、用于每一行的行输入引线，和通过第一串联阻抗连接到第一行输入引线并通过第二串联阻抗连接到第二行输入引线的第一电压输入。在另一实施例中，一种显示器装置包括微机电系统(MEMS)显示器元件的阵列，所述MEMS显示器元件形成为一组相交的行和列且具有到所述阵列的N个行输入显示器驱动器电路，其具有n个行驱动器输出，其中n小于N;以及无源阻抗网络，其具有所述n个行驱动器输出作为输入，且具有N个行驱动器输出，所述输出耦合到到所述阵列的所述N个行输入。图1是描绘干涉式调制器显示器的一个实施例的一部分的等角视图，其中第一干涉式调制器的可移动反射层处于松弛位置，且第二干涉式调制器的可移动反射层处于激活位置。图2是说明并入有3X3干涉式调制器显示器的电子装置的一个实施例的系统框图。图3是图1的干涉式调制器的一个示范性实施例的可移动镜位置对所施加电压的图。图4是可用于驱动干涉式调制器显示器的一组行和列电压的说明。图5A说明图2的3X3干涉式调制器显示器中的一个示范性显示数据帧。图5B说明可用于写入图5A的帧的行和列电压的一个示范性时序图。图6A和6B是说明包括多个干涉式调制器的视觉显示器装置的实施例的系统框图。图7A是图l的装置的横截面。图7B是干涉式调制器的替代实施例的横截面。图7C是干涉式调制器的另一替代实施例的横截面。图7D是干涉式调制器的又一替代实施例的横截面。图7E是干涉式调制器的额外替代实施例的横截面。图8是说明并入有减少到显示器的行输入线的显示器阵列和解多路复用器的电子装置的一个实施例的系统框图。图9是说明可并入在显示器阵列中以减少所需的行连接的图8所示的解多路复用器的实施例的示意性框图。图10说明当施加示范性的一组行驱动输入电压和控制电压时图9所示的解多路复用器实施例的一组输出电压。图11说明可用于使像素展现出图3的滞后曲线的示范性的一组列和行电压电平。图12是展示施加到图9的6x6阵列的一系列列驱动电压和施加到分压器(voltagedivider)的行驱动电压及控制电压的时序图，所述电压将产生图9中说明的显示器布置。图13是说明图8所示的解多路复用器的另一实施例的示意性框图。图14说明图13所示的解多路复用器实施例的一组输出电压。图15是说明并入有减少到显示器的行输入线的解多路复用器的另一实施例的电子装置的示意性框图。图16是说明用于驱动图15中的装置的行输出驱动器电压的实例的时序图。具体实施例方式以下详细描述针对本发明的某些特定实施例。然而，本发明可以许多不同方式实施。在本描述内容中参看了附图，附图中所有相同部分用相同标号表示。如从以下描述中将了解，所述实施例可实施在经配置以显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置中。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手提式或便携式计算机、GPS接收器/导航器、相机、MP3播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)。具有与本文中描述的装置类似的结构的MEMS装置也可用于例如电子切换装置的非显示器应用中。对于显示器装置的某些实施例，需要减少显示器与驱动器电路之间所需的行连接的数目。举例来说，在并入在移动应用中的显示器装置中，显示器驱动器可以是整个显示器模块成本的重要部分。所述成本通常与驱动器电路与显示器之间所需的连接的数目直接相关。减少显示器阵列与驱动器电路之间所需的行连接的数目是优选的，因为其导致较低的电子元件成本。在本发明的一个实施例中，多个分压器与一显示器阵列集成，其可减少驱动器电路与显示器阵列之间所需的行连接的数目。显示器阵列的每一行通过分压器连接到来自驱动器电路的行驱动电压和控制电压。每一行驱动电压通过分压器连接到一组行。通过调制连接到所述组行内的每一行的控制电压，一次仅更新一行。图1中说明包括干涉式MEMS显示器元件的一个干涉式调制器显示器的实施例。在这些装置中，像素处于明亮状态或黑暗状态。在明亮("接通"或"开启")状态下，显示器元件将入射可见光的大部分反射到用户。当在黑暗("断开"或"关闭")状态下时，显示器元件将极少的入射可见光反射到用户。依据实施例而定，可颠倒"接通"和"断开"状态的光反射性质。MEMS像素可经配置而主要在选定的颜色处反射，从而允许除了黑白显示以外的彩色显示。图1是描述视觉显示器的一系列像素中的两个相邻像素的等角视图，其中每一像素包括MEMS干涉式调制器。在一些实施例中，干涉式调制器显示器包括这些干涉式调制器的一行/列阵列。每一干涉式调制器包含一对反射层，其定位成彼此相距可变且可控制的距离以形成具有至少一个可变尺寸的谐振光学腔。在一个实施例中，可在两个位置之间移动所述反射层之一。在第一位置(本文中称为松弛位置)中，可移动反射层定位成距固定部分反射层相对较大的距离。在第二位置(本文中称为激活位置)中，可移动反射层定位成更紧密邻近所述部分反射层。视可移动反射层的位置而定，从所述两个层反射的入射光相长地或相消地进行干涉，从而为每一像素产生全反射状态或非反射状态。图i中像素阵列的所描绘部分包含两个相邻干涉式调制器12a和12b。在左侧干涉式调制器12a中，说明可移动反射层14a处于距包含部分反射层的光学堆叠16a预定距离处的松弛位置中。在右侧干涉式调制器12b中，说明可移动反射层14b处于邻近于光学堆叠16b的激活位置中。10如本文所引用的光学堆叠16a和16b(统称为光学堆叠16)通常包括若干熔合层(fusedlayer),所述熔合层可包含例如氧化铟锡(ITO)的电极层、例如铬的部分反射层和透明电介质。因此，光学堆叠16是导电的、部分透明且部分反射的，且可通过(例如)将上述层的一者或一者以上沉积到透明衬底20上来制造。部分反射层可由例如各种金属、半导体和电介质等部分反射的多种材料形成。部分反射层可由一个或一个以上材料层形成，且所述层的每一者可由单一材料或材料的组合形成。在一些实施例中，光学堆叠的层经图案化成为多个平行条带，且如下文中进一步描述，可在显示器装置中形成行电极。可移动反射层14a、14b可形成为沉积金属层(一层或多层)的一系列平行条带(与行电极16a、16b垂直)，所述金属层沉积在柱18和沉积于柱18之间的介入牺牲材料的顶部上。当蚀刻去除牺牲材料时，可移动反射层14a、14b通过所界定的间隙19而与光学堆叠16a、16b分离。例如铝的高度导电且反射的材料可用于反射层14，且这些条带可在显示器装置中形成列电极。在不施加电压的情况下，腔19保留在可移动反射层14a与光学堆叠16a之间，其中可移动反射层14a处于机械松弛状态，如图1中像素12a所说明。然而，当将电位差施加到选定的行和列时，形成在相应像素处的行电极与列电极的交叉处的电容器变得带电，且静电力将所述电极拉在一起。如果电压足够高，那么可移动反射层14变形且被迫抵靠光学堆叠16。光学堆叠16内的介电层(在此图中未图示)可防止短路并控制层14与16之间的分离距离，如图1中右侧的像素12b所说明。不管所施加的电位差的极性如何，表现均相同。以此方式，可控制反射像素状态对非反射像素状态的行/列激活在许多方面类似于常规LCD和其它显示技术中所使用的行/列激活。图2到5B说明在显示器应用中使用干涉式调制器阵列的一个示范性工艺和系统。图2是说明可并入有本发明各方面的电子装置的一个实施例的系统方框图。在所述示范性实施例中，所述电子装置包含处理器21，其可为任何通用单芯片或多芯片微处理器(例如ARM、Pentium、PentiumII、PentiumIII、PentiumIV、PentiumPro、8051、MIPS、PowerPC、ALPHA),或任何专用微处理器(例如数字电压处理器、微控制器或可编程门阵列)。如此项技术中常规的做法，处理器21可经配置以执行一个或一个以上软件模块。除了执行操作系统外，所述处理器可经配置以执行一个或一个以上软件应用程序，包含网络浏览器、电话应用程序、电子邮件程序或任何其它软件应用程序。在一个实施例中，处理器21还经配置以与阵列驱动器22连通。在一个实施例中，所述阵列驱动器22包含将电压提供到显示器阵列或面板30的行驱动器电路24和列驱动器电路26。在图2中以线1-1展示图1中说明的阵列的横截面。对于MEMS干涉式11调制器来说，行/列激活协议可利用图3中说明的这些装置的滞后性质。可能需要(例如)IO伏的电位差来促使可移动层从松弛状态变形为激活状态。然而，当电压从所述值减小时.可移动层在电压降回IO伏以下时维持其状态。在图3的示范性实施例中，可移动层直到电压降到2伏以下时才完全松弛。因此，在图3中说明的实例中存在约3到7V的电压范围，在所述范围中存在所施加电压的窗口，在所述窗口内装置在松弛状态或激活状态中均是稳定的。此窗口在本文中称为"滞后窗口"或"稳定窗口"。对于具有图3的滞后特性的显示器阵列来说，可设计行/列激活协议使得在行选通期间，已选通行中待激活的像素暴露于约IO伏的电压差，且待松弛的像素暴露于接近零伏的电压差。在选通之后，所述像素暴露于约5伏的稳态电压差使得其维持在行选通使其所处的任何状态中。在此实例中，每一像素在被写入之后经历3-7伏的"稳定窗口"内的电位差。此特征使图1中说明的像素设计在相同的施加电压条件下在激活或松弛预存在状态下均是稳定的。因为干涉式调制器的每一像素(不论处于激活还是松弛状态)本质上是由固定反射层和移动反射层形成的电容器，所以可在滞后窗口内的一电压下维持此稳定状态而几乎无功率消耗。本质上，如果所施加的电压是固定的，那么没有电流流入像素中。在典型应用中，可通过根据第一行中所需组的激活像素断言所述组列电极来产生显示帧。接着将行脉冲施加到行1电极，从而激活对应于所断言的列线的像素。接着改变所述组已断言列电极以对应于第二行中所需组的激活像素。接着将脉冲施加到行2电极，从而根据已断言的列电极而激活行2中的适当像素。行1像素不受行2脉冲影响，且维持在其在行1脉冲期间被设定的状态中。可以连续方式对整个系列的行重复此过程以产生帧。通常，通过以每秒某一所需数目的帧的速度连续地重复此过程来用新的显示数据刷新且/或更新所述帧。用于驱动像素阵列的行和列电极以产生显示帧的广泛种类的协议也是众所周知的且可结合本发明使用。图4、5A和5B说明用于在图2的3X3阵列上形成显示帧的一个可能的激活协议。图4说明可用于使像素展示出图3的滞后曲线的一组可能的列和行电压电平。在图4实施例中，激活像素涉及将适当列设定为-Vbias，且将适当行设定为+AV，其分别可对应于-5伏和+5伏。松弛像素是通过将适当列设定为+Vb,M，且将适当行设定为相同的+AV,从而在像素上产生零伏电位差而实现的。在行电压维持在零伏的那些行中，不管列处于+丫1)1^还是-￥1)^，像素在任何其最初所处的状态中均是稳定的。同样如图4中所说明，将了解，可使用具有与上述电压的极性相反的极性的电压，例如，激活像素可涉及将适当列设定为+Vb^，且将适当行设定为-AV。在此实施例中，释放像素是通过将适当列设定为-Vbi^，且将适当行设定为相同的-AV，从而在像素上产生零伏电位差而实现的。图5B是展示施加到图2的3X3阵列的一系列行和列电压的时序图，所述系列的行和列电压将产生图5A中说明的显示器布置，其中被激活像素为非反射的。在对图5A中说明的帧进行写入之前，像素可处于任何状态，且在本实例中所有行均处于O伏，且所有列均处于+5伏。在这些所施加的电压的情况下，所有像素在其既有的激活或松弛状态中均是稳定的。在图5A的帧中，像素(l，l)、(1,2)、(2,2)、(3，2)禾B(3，3)被激活。为了实现此目的，在行l的"线时间(linethne)"期间，将列l和2设定为-5伏，且将列3设定为+5伏。因为所有像素均保留在3-7伏的稳定窗口中，所以这并不改变任何像素的状态。接着用从0升到5伏且返回零的脉冲选通行1。这激活了(1,1)和(1，2)像素且松弛了(1，3)像素。阵列中其它像素均不受影响。为了视需要设定行2，将列2设定为-5伏，且将列1和3设定为+5伏。施加到行2的相同选通接着将激活像素(2，2)且松弛像素(2,1)和(2,3)。同样，阵列中其它像素均不受影响。通过将列2和3设定为-5伏且将列1设定为+5伏来类似地设定行3。行3选通设定行3像素，如图5A中所示。在对帧进行写入之后，行电位为零，且列电位可维持在+5或-5伏，且接着显示器在图5A的布置中是稳定的。将了解，可将相同程序用于数十或数百个行和列的阵列。还将应了解，用于执行行和列激活的电压的时序、序列和电平可在上文所概述的一般原理内广泛变化，且上文的实例仅为示范性的，且任何激活电压方法均可与本文描述的系统和方法一起使用。图6A和6B是说明显示器装置40的实施例的系统方框图。显示器装置40可为(例如)蜂窝式电话或移动电话。然而，显示器装置40的相同组件或其稍微变化形式也说明例如电视和便携式媒体播放器的各种类型的显示器装置。显示器装置40包含外壳41、显示器30、天线43、扬声器44、输入装置48和麦克风46。外壳41通常由所属领域的技术人员众所周知的多种制造工艺的任一者形成，所述工艺包含注射模制和真空成形。另外，外壳41可由多种材料的任一者制成，所述材料包含(但不限于)塑料、金属、玻璃、橡胶和陶瓷，或其组合。在一个实施例中，外壳41包含可去除部分(未图示)，所述可去除部分可与其它具有不同颜色或含有不同标记、图画或符号的可去除部分互换。如本文中所描述，示范性显示器装置40的显示器30可为包含双稳态显示器(bi-stabledisplay)在内的多种显示器的任一者。在其它实施例中，如所属领域的技术人员众所周知，显示器30包含例如如上所述的等离子、EL、OLED、STNLCD或TFTLCD的平板显示器，或例如CRT或其它电子管装置的非平板显示器。然而，出于描述本实施例的目的，如本文中所描述，显示器30包含干涉式调制器显示器。图6B中示意说明示范性显示器装置40的一个实施例的组件。所说明的示范性显示器装置40包含外壳41且可包含至少部分封围在所述外壳41中的额外组件。举例来说，在一个实施例中，示范性显示器装置40包含网络接口27，所述网络接口27包含耦合到收发器47的天线43。收发器47连接到处理器21，处理器21连接到调节硬件52。调节硬件52可经配置以调节电压(例如，对电压进行滤波)。调节硬件52连接到扬声器45和麦克风46。处理器21也连接到输入装置48和驱动器控制器29。驱动器控制器29耦合到帧缓冲器28且耦合到阵列驱动器22，所述阵列驱动器22进而耦合到显示器阵列30。根据特定示范性显示器装置40设计的要求，电源50将功率提供到所有组件。网络接口27包含天线43和收发器47使得示范性显示器装置40可经由网络与一个或一个以上装置通信。在一个实施例中，网络接口27也可具有某些处理能力以减轻对处理器21的要求。天线43是所属领域的技术人员己知的用于传输和接收电压的任何天线。在一个实施例中，所述天线根据IEEE802.il标准(包含IEEE802.11(a)、(b)或(g))来传输和接收RF电压。在另一实施例中，所述天线根据BLUETOOTH标准来传输和接收RF电压。在蜂窝式电话的情况下，所述天线经设计以接收CDMA、GSM、AMPS或其它用于在无线手机网络内通信的已知电压。收发器47预处理从天线43接收到的电压，使得处理器21可接收所述电压并进一步对所述电压进行处理。收发器47还处理从处理器21接收到的电压使得可经由天线43从示范性显示器装置40传输所述电压。在一替代实施例中，收发器47可由接收器代替。在又一替代实施例中，网络接口27可由可存储或产生待发送到处理器21的图像数据的图像源代替。举例来说，所述图像源可为含有图像数据的数字视频光盘(DVD)或硬盘驱动器，或产生图像数据的软件模块。处理器21大体上控制示范性显示器装置40的全部操作。处理器21接收例如来自网络接口27或图像源的压縮图像数据的数据，并将所述数据处理成原始图像数据或处理成易被处理成原始图像数据的格式。处理器21接着将已处理的数据发送到驱动器控制器29或发送到帧缓冲器28以供存储。原始数据通常是指识别图像内每一位置处的图像特性的信息。举例来说，这些图像特性可包含颜色、饱和度和灰度级。在一个实施例中，处理器21包含微控制器、CPU或逻辑单元以控制示范性显示器装置40的操作。调节硬件52通常包含放大器和滤波器，以用于将电压传输到扬声器45，且用于从麦克风46接收电压。调节硬件52可为示范性显示器装置40内的离散组件，或可并入在处理器21或其它组件内。驱动器控制器29直接从处理器21或从帧缓冲器28取得由处理器21产生的原始图像数据，并适当地重新格式化所述原始图像数据以供高速传输到阵列驱动器22。具体来说，驱动器控制器29将原始图像数据重新格式化为具有类似光栅的格式的数据流，使得其具有适于在显示器阵列30上进行扫描的时间次序。接着，驱动器控制器29将已格式化的信息发送到阵列驱动器22。尽管驱动器控制器29(例如LCD控制器)通常与系统处理器21关联而作为独立的集成电路(IC)，但可以许多方式实施这些控制器。其可作为硬件嵌入处理器21中，作为软件嵌入处理器21中，或与阵列驱动器22完全集成在硬件中。通常，阵列驱动器22从驱动器控制器29接收已格式化的信息且将视频数据重新格式化为一组平行波形，所述波形以每秒多次的速度被施加到来自显示器的x-y像素矩阵的数百且有时数千个引线。在一个实施例中，驱动器控制器29、阵列驱动器22和显示器阵列30适用于本文描述的任意类型的显示器。举例来说，在一个实施例中，驱动器控制器29是常规显示器控制器或双稳态显示器控制器(例如，干涉式调制器控制器)。在另一实施例中，阵列驱动器22是常规驱动器或双稳态显示器驱动器(例如，干涉式调制器显示器)。在一个实施例中，驱动器控制器29与阵列驱动器22集成。此实施例在例如蜂窝式电话、手表和其它小面积显示器的高度集成系统中是普遍的。在又一实施例中，显示器阵列30是典型的显示器阵列或双稳态显示器阵列(例如，包含干涉式调制器阵列的显示器)。输入装置48允许用户控制示范性显示器装置40的操作。在一个实施例中，输入装置48包含例如QWERTY键盘或电话键区的键区、按钮、开关、触敏屏幕、压敏或热敏薄膜。在一个实施例中，麦克风46是用于示范性显示器装置40的输入装置。当使用麦克风46将数据输入到所述装置时，用户可提供声音命令以便控制示范性显示器装置40的操作。电源50可包含此项技术中众所周知的多种能量存储装置。举例来说，在一个实施例中，电源50是例如镍镉电池或锂离子电池的可再充电电池。在另一实施例中，电源50是可再生能源、电容器或太阳能电池，包含塑料太阳能电池和太阳能电池涂料。在另一实施例中，电源50经配置以从壁式插座接收功率。在某些实施方案中，如上文中所描述，控制可编程性驻存在驱动器控制器中，所述驱动器控制器可位于电子显示器系统中的若干位置中。在某些情况下，控制可编程性驻存在阵列驱动器22中。所属领域的技术人员将了解，上述优化可实施在任何数目的硬件和/或软件组件中且可以各种配置实施。15根据上文陈述的原理而操作的干涉式调制器的结构的细节可广泛变化。举例来说，图7A-7E说明可移动反射层14及其支撑结构的五个不同实施例。图7A是图1的实施例的横截面，其中金属材料条带14沉积在垂直延伸的支撑件18上。在图7B中，可移动反射层14在系链(tether)32上仅在隅角处附接到支撑件。在图7C中，可移动反射层14从可包括柔性金属的可变形层34悬置下来。所述可变形层34直接或间接地连接到围绕可变形层34的周边的衬底20。这些连接在本文中称为支柱。图7D中说明的实施例具有支柱插塞42，可变形层34搁置在所述支柱插塞42上。如图7A-7C所示，可移动反射层14保持悬浮在腔上方，但可变形层34并不通过填充可变形层34与光学堆叠16之间的孔而形成所述支柱。而是，支柱由平坦化材料形成，其用于形成支柱插塞42。图7E中说明的实施例是基于图7D中展示的实施例，但也可适于与图7A-7C中说明的实施例以及未图示的额外实施例的任一者一起发挥作用。在图7E中所示的实施例中，已使用金属或其它导电材料的额外层来形成总线结构44。这允许电压沿着干涉式调制器的背面进行路由，从而消除许多原本可能必须形成在衬底20上的电极。在例如图7中所示的那些实施例的实施例中，干涉式调制器充当直接观看装置，其中从透明衬底20的前侧观看图像，所述侧与上面布置有调制器的一侧相对。在这些实施例中，反射层14以光学方式遮蔽在反射层的与衬底20相对侧的干涉式调制器的部分，其包含可变形层34。这允许对遮蔽区域进行配置和操作而不会消极地影响图像质量。这种遮蔽允许实现图7E中的总线结构44，所述总线结构44提供使调制器的光学性质与调制器的机电性质(例如，寻址与由所述寻址导致的移动)分离的能力。这种可分离的调制器结构允许选择用于调制器的机电方面和光学方面的结构设计和材料且使其彼此独立而发挥作用。此外，图7C-7E中所示的实施例具有源自反射层14的光学性质与其机械性质脱离的额外益处，所述益处由可变形层34执行。这允许用于反射层14的结构设计和材料在光学性质方面得以优化，且用于可变形层34的结构设计和材料在期望的机械性质方面得以优化。如上文所论述，干涉式调制器由行与列电压之间的差驱动。将了解，术语"列"和"行"在几何学上在可在垂直或水平方向上定向意义上是任意的。在本发明中，"列"将认为是依赖于图像数据的显示器输入接收电压组。"行"将认为是不随图像数据变化的显示器输入接收电压组，例如上文描述的连续行选通输入电压。对于显示器装置的某些实施例，需要减少显示器与驱动器电路之间所需的行连接的数目。举例来说，具有彩色像素的显示器可具有是具有相同数目的像素的黑白显示器的二倍那样多的列和四倍那样多的行。在这些彩色实施例中，每一像素可包括四个红色、16四个蓝色和四个绿色调制器。12"子像素"组的反射状态确定整体上像素的所感知颜色。因此，通常将必需四倍那样多的行驱动器输出。因而优选的是，以具有较少行驱动线的驱动器电路来驱动此显示器。在并入在移动应用中的显示器装置的某些实施例中，显示器驱动器可以是整个显示器模块成本的重要部分。所述成本通常与驱动器电路与显示器之间所需的连接的数目直接相关。减少显示器阵列与驱动器电路之间所需的行连接的数目是优选的，因为其导致较低的电子元件成本。图8是说明并入有减少到显示器的行输入线的显示器阵列和解多路复用器的电子装置的一个实施例的系统框图。在该图中，解多路复用器52产生用于显示器阵列的N个行电压，所述解多路复用器52具有行驱动器输出电压和由控制电路54产生的单独的一组控制电压作为输入。解多路复用器52应经配置以响应于控制电压将来自每一行驱动器输出的行电压以正确次序和时序连续分配到多个显示器输入。如图8所示，显示器可具有N个行，行驱动器24可具有n个输出，且控制电路54可具有p个输出。在一些有利实施例中，控制电路54实施为行驱动器24的一部分。如果n+p显著小于N,且如果解多路复用器可简单且便宜地制造于显示器阵列附近和/或与显示器阵列一起制造，那么将导致整体上系统的成本縮减。图9是说明可并入在显示器阵列中以减少所需的行连接的图8所示的解多路复用器的实施例的示意性框图。在示范性实施例中，针对显示器阵列形成六个分压器，每一分压器包括标识为Rl和R2的两个电阻器。每一分压器接收行驱动器电路输出作为第一输入和单独的控制电位作为第二输入，且产生到显示器行的输出。分压器划分为三个分压器的群组，其中每一行驱动器输出连接到一个群组。每一控制电位连接到每一群组内的一个且仅一个分压器。每一分压器发出到给定行的输出电位由分压器所耦合到的行驱动器输出电位和控制电位以及两个电阻器的阻抗值来控制。这些电阻器的电阻的相对值可变化。在示范性实施例中，将R1选择为等于R2。因为R1等于R2，所以输出电压的电压将是行驱动器输出的电压与控制电位的电压的平均值。图10说明当施加示范性的一组行驱动器输出电压和控制电压时图9所示的解多路复用器实施例的一组输出电压。行驱动器输出电压V^和Vm2以及控制龟压Vu、Vu和Vu的每一者取两个电压+5伏或-1.5伏中的一者。因此，来自每一分压器的输出将是三个电压中的一者，如图10中所说明。来自分压器的每一行输出取决于一对输入(一个行驱动器输入和一个控制输入)的值。当行驱动器输出电压和控制电压均为+5伏时，在对应行上到显示器的输出为+5伏。当行驱动器输出电压和控制电压的一者为+5伏且另一者为-1.5伏时，在所述行上到显示器的输出电压为+1.75伏。当行驱动器输出电压和控制电压均为-1.5伏时，在所述行上到显示器的输出电压为-l,5伏。图11说明可用于使像素展示出图3的滞后曲线的示范性的一组列和行电压电平。如上所述，如图10中所揭示来自分压器的可能的行输出电压为+5、+1.75禾[1-1.5伏。可能的列驱动器输出电压为+5和-5伏。在图ll实施例中，为了改变给定像素的状态，将针对含有所述像素的行的对应行驱动器输出和控制电压输出从-1.5选通到+5并回到-1.5伏。给定像素被激活还是释放取决于列电压。当列电压为-5伏时，像素经受IO伏的电位差并被激活。当列电压为+5伏时，像素经受零电位差并被释放。对于具有+1.75或-1.5伏的行电压的显示器的其它行，像素在任何其最初所处的状态中均是稳定的，而不管列电压为+5还是-5伏，因为所施加的电位差始终在图3的稳定窗口内。存在许多驱动显示器的方式，如图9中所说明。在某些实施例中，如上所述使用逐行寻址方案。在此方案中，可通过根据第一行中所需组的激活像素断言所述组列电极来产生显示帧。接着驱动器电路将行脉冲施加到驱动器电路与分压器之间的行连接，这导致包含连接到显示器阵列的第一行的分压器的一组三个分压器。共享相同行连接的群组内的每一分压器连接到不同的控制电压。通过谨慎地选择施加到第一行和其它两行的控制电压，仅连接到第一行的分压器产生有效地激活或释放第一行中的像素的输出电压。其它两个分压器发出较小行脉冲，其不影响所述分压器所连接到的行的状态。不将脉冲施加到显示器阵列的其它行。因此，在行1的线时间期间更新行1，同时所有其它行保持当前状态。接着，遵循相同方法，在行2的线时间期间更新行2，同时所有其它行保持先前状态。可以连续方式对整个系列的行重复此过程以产生帧。通常，通过以每秒某一所需数目的帧的速度连续地重复此过程来用新的显示数据刷新且/或更新所述帧。用于驱动像素阵列的行和列电极以产生显示帧的广泛种类的协议也是众所周知的且可结合本实施例使用。在示范性协议中，仅在到显示器的行输出电压为+5伏的情况下，才可激活或释放像素，如图11中所揭示。因此，为了刷新行，可将行驱动器输出电压和控制电压设定为+5伏，以便产生到显示器的+5伏的行输出电压。为了保持行在当前状态中稳定，行驱动器输出电压和控制电压中的至少一者可为-1.5伏，因此产生到显示器的+1.75或-1.5伏的行输出电压。将了解，可使用具有与上述电压的极性相反的极性的电压，例如，激活像素可涉及将适当列设定为+5伏，且将适当行设定为-5伏。在所述情况下，释放像素是通过将适当列设定为-5伏，且将适当行设定为相同的-5伏，从而在像素上产生零伏电位差而实现的。在此实施例中，行驱动器输出电压的行选通从+1.5变为-5,并返回到+1.5伏。图12是展示施加到图9的6x6阵列的一系列列驱动电压以及施加到分压器的行输出驱动器电压及控制电压的时序图，且所述电压将产生图9中说明的显示器布置，其中经激活像素为非反射的。由分压器响应于行输出驱动器电压及控制电压而施加到阵列的行输出电压也包含在图9中以帮助说明激活协议。为了简化论述，此处仅论述列1和2。然而，直接将关于列1和2的论述延伸到其它列。在对图9中说明的帧进行写入之前，像素可处于任何状态，且在本实例中所有行驱动器输出电压Vm,和Vm2以及控制电压Vu、Vu和Vu均处于-1.5伏。因此，所有行均处于-1.5伏。所有列均处于+5伏。在这些所施加的电压的情况下，所有像素在其既有的激活或松弛状态中均是稳定的，每一像素上存在6.5伏的电位差。在图9帧的前两列中，像素(l，l)、(2,1)、(2,2)、(4，2)、(5,1)和(6,2)被激活。为了实现此目的，在行1的"线时间"期间，将列1和2设定为-5和+5伏。因为所有像素均保留在3-7伏的稳定窗口中，所以这并不改变任何像素的状态。驱动器电路产生包括从-1.5变化直到+5伏的阶梯增加的行驱动器输出电压Vml。驱动器电路还发出包括从-1.5变化直到+5并返回到-1.5伏的脉冲的控制电压Vu。行驱动器输出电压Vm2以及控制电压Vu和Vu保持处于-1.5伏。因此，连接到行1的分压器向行1发出从-1.5变化直到+5并返回到+1.75伏的脉冲。这激活了(1,1)像素且松弛了(2，1)像素。在行1线时间期间，将从-1.5变化直到+1.75的较小电压变化施加到行2-4。行5到6保持处于-1.5伏。因为所有像素均保留在3-7伏的稳定窗口中，所以这并不改变行2-6的状态。为了视需要设定行2，在行2的"线时间"期间，将列1和2设定为-5伏。驱动器电路发出保持处于+5伏的行驱动器输出电压Vml。驱动器电路还发出包括从-1.5变化直到+5并返回到-1.5伏的脉冲的控制电压Vu。行驱动器输出电压Vw以及控制电压Vu和VL3保持处于-1.5伏。因此，以从+1.75变化直到+5并返回到+1.75伏的脉冲对行2进行选通。这激活了(2,1)、(2,2)像素。将从-1.5变化直到+1.75并返回到-1.5伏的脉冲施加到行5。行1到3保持处于+1.75伏，同时行4到6保持处于-1.5伏。因为所有这些像素均保留在3-7伏的稳定窗口中，所以这并不改变行1和3-6的状态。通过遵循上述方法，行3-6也可适当地更新到图9所示的状态。在对帧进行写入之后，行电位为-1.5伏，且列电位可维持在+5伏，且接着显示器在图9的布置中是稳定的。尽管示范性实施例具有六行，但其可延伸为并入有具有任何数目的行的显示器阵列，而所需的控制信号的数目保持为三个。当显示器阵列中的行的数目相对较大时，可实现显示器与驱动器电路之间的行连接的几乎3到1的减少。将了解，示范性实施例中的3到1的减少可遵循相同原理经进一步延伸以实现更小或更大减少。对于具有N行的显示器，一个有利配置是^个控制输入和^个行驱动器输出。这使耦合到显示器电路的控制/驱动器线的总数最小。举例来说，1024行可分组为各32行的32个群组，且以总共仅64个输入来驱动。应考虑的另一因素是功率耗散。当在控制线Vu、V^和Vu上调制电压时，不活动的分压器的群组正从处于5伏的控制线吸收电流。这可通过将群组分为若干组群组，每一组连接到其自身的独立控制电路54，来以额外控制线为代价得以减轻。不活动组可使其所有输出保持在-1.5伏。举例来说，具有36行的阵列可具有12个行驱动器输出，每一行驱动器输出通过分压器电路连接到三个行。代替于使用单一组的三个控制线，可使用两个组的三个控制线。第一组连接到三个行的顶部六个群组，且第二组连接到三个行的底部六个群组。本实施例具有12个行驱动器线加上6个控制线，36行总共具有18条线。还可通过在每一群组之间包含与每一控制线串联的晶体管或MEMS开关来实现功率减少。每一群组之间的开关可在处于其上方的行群组已被写入之后共同控制为闭合，且保持闭合直到帧完整为止。还将了解，用于执行行和列激活的电压的时序、序列和电平可在上文所概述的一般原理内广泛变化，且上文的实例仅为示范性的，且任何激活电压方法均可与本文描述的系统和方法一起使用。还将了解，图9中说明的且经配置以减少驱动器电路与显示器之间的行连接的电路可以许多不同方式实施。尽管电阻性分压器是简单且便利的实施方案，但根据上文论述的原理可利用采用多个输入并提供适当取决于所述输入的输出的无源组件的任何网络。除了电阻器外，此网络还可包含电感器或电容器，或用其代替电阻器，且不需要严格配置为分压器。图13是说明图8所示的解多路复用器的另一实施例的示意性框图。在示范性实施例中，电路采取两个行驱动器输出电压Vm,和Vm2并产生到显示器的六个输出电压。需要六个控制电压Vu到V^来代替如图9实施例中揭示的三个控制电压。将了解，可容易地应用类似方案来将任何数目的行驱动器输出电压的每一者转换为三个输出电压，而所需的控制电压的数目保持为六个。还将了解，可遵循类似方案以2*个控制电压实现输入电压到输出电压的l到p转换，其中p是大于l的整数。在示范性实施例中，针对显示器阵列形成六个分压器，每一分压器包括标识为Rl到R4的四个电阻器。每--分压器接收常规行驱动器电路输出电压和两个单独的控制电压，且产生到显示器行的输出电压。分压器划分为二个分压器的群组，其中每一行驱动器输出电压连接到一个群组。每一控制电压连接到每一群组内的一个且仅一个分压器。每一分压器发出的输出电压由分压器所耦合到的行驱动器输出电压和控制电压以及四个电阻器的阻抗值来控制。这些电阻器的电阻的相对值可变化。图13实施例与图9实施例之间的主要差异是，图13实施例针对每一分压器包括四个电阻器和两个控制电压,而不是如图9实施例中的两个电阻器和一个控制电压，因此实现对到显示器的输出电压的较精细控制。图14说明当施加示范性的一组行驱动输入电压和控制电压时图13所示的解多路复用器实施例的一组输出电压。在一个实例中，每一电阻器固定为如图12的表中说明的值。在一个实施例中，输入电压Vm,和Vm2中的每一者可采取两个电压(+13.5或+1.5伏)中的一者。当控制电压选择为如图14所示的特定电压时，到显示器阵列的行输出电压可处于三个不同电压+5、+1.75或-1.75伏。遵循上文在图9实施例中论述的原理，可开发出用于驱动如图13所示的显示器阵列的各种协议。图15是说明并入有减少到显示器的行输入线的解多路复用器的另一实施例的电子装置的示意性框图。在示范性实施例中，电路采取两个行驱动器输出电压Vm,和Vm2并产生到显示器的六个输出电压。在示范性实施例中，一个分压器连接到每一行驱动器输出电压。分压器包括串联连接的三个电阻器(标识为R1到R3)的群组，所述电阻器的一端耦合到行驱动器输出电压且另一端耦合到控制电压被施加到的控制电压端子62。在一个实施例中，所有分压器连接到控制电压端子62，且因此经受相同控制电压。在某些实施例中，控制电压可以是具有恒定值的电压。举例来说，图15中的控制电压端子62连接到地面。在一个实施例中，控制电压设定为具有恒定值的电压，其等于当行驱动器24处于行选通之间时行驱动器引线的输出处的电压电平。分压器接收行驱动器输出电压和控制电压并产生二个输出电压，其每一者经施加以驱动显示器的一行，如图15中所说明。在示范性实施例中，行驱动器输出的一者直接连接到原始行驱动器。每一分压器的三个输出电压由行驱动器输出电压、控制电压以及三个电阻器的阻抗值来控制。这些电阻器的电阻的相对值可变化。在示范性实施例中，这三个电阻器具有相同阻抗值。然而，在其它实施例中，其可具有不同值。此外，将了解，在替代实施例21中，可利用具有两个或三个以上电阻器的行分组。图16是说明用于驱动图15中的装置的行输出驱动器电压的实例的时序图。为了简化论述，此处仅论述行1-3。但直接将论述延伸到任何额外行。在示范性实施例中，每一显示器像素具有图3的滞后特性，其中每一像素具有3-7伏的稳定窗口。对于具有不同滞后特性的显示器像素，可容易地调节行输出驱动器电压以遵循此处的揭示内容适当地驱动所述装置。在示范性实施例中，每一列设定为+5伏以激活像素或设定为-5伏以释放像素。在行l的"线时间"开始时，行驱动器输出电压Vm,处于0伏(如Vm2处的输出以及其余行驱动器输出一样)。因此，行l-3全部处于0伏。在这些所施加的电压的情况下，所有像素在其既有的激活或松弛状态中均是稳定的，每一像素上存在5伏的电位差。在行1的线时间期间，行驱动器输出电压Vml包括从0变化直到+12伏的阶梯增加。作为响应，如果电阻器值相等，那么行1处的电压包括从0变化直到+4伏的阶梯增加。因此，具有处于-5伏的列电压的行1中的像素经受9伏的电位差并被激活，而具有处于+5伏的列电压的行1中的像素经受1伏的电位差并被释放。因此根据数据更新行1中的所有像素。在此行l线时间期间，行2和行3中的像素将受12伏的Vm,输入影响，但如下文所论述，行l线时间期间对这些行发生的情形将稍后被适当盖写。在行2的线时间期间，行驱动器输出电压Vm,变化到+6伏，且在此Vm,从+12下降到+6之后，列处呈现的数据被更新为行2数据。接下来，行1和行2处的电压分别变化到+2伏和+4伏。因此，类似于上文的论述如预期那样更新行2中的像素。行l中的像素不改变状态，因为其保留在3-7伏的稳定窗口中，而不管呈现到列的数据如何。与行l线时间一样，行3中的像素可在行2线时间期间受影响，但将在下文描述的行3线时间期间被盖写。在行3的线时间期间，行驱动器输出电压Vm"变化到+3伏。接下来，行l、行2和行3处的电压分别变化到+l、+2和+3伏。行3中的像素经受8伏或2伏的电位差，且因此如预期那样被更新。行2和行1中的像素不改变状态，因为其保留在3-7伏的稳定窗口中。通过遵循上述方法，行4-6也可以先前用于行1、2和3的相同3电平行选通适当地更新。在对帧进行写入之后，行电位为0伏，且列电位可维持在+5伏或-5伏，且显示器在先前状态中是稳定的。将了解，可将相同程序用于数十或数百个行和列的阵列。将了解，可使用相同程序来实现驱动器电路与如图15中说明的显示器的实施例之间的行连接的数目的更大或更小减少，还将了解，用于执行行和列激活的电压的时序、序列和22电平可在上文所概述的一般原理内广泛变化，且上文的实例仅为示范性的，且任何激活电压方法均可与本文描述的系统和方法一起使用。还应注意，形成本发明的解多路复用电路的一部分的无源阻抗组件和网络不需要具有固定值。另外，解多路复用电路不需要完全缺乏例如晶体管或其它类型的开关等有源组件。尽管在许多有利实施例中不必如此，但开关可用于在适当时间接通适当阻抗。具有有可控制值的电阻器也可能是有利的。这可以局部电阻性加热电路来实现，所述局部电阻性加热电路可经控制以在适当时间升高电路中的适当电阻器的电阻以与写入过程期间像素的理想驱动与保持电压较紧密地匹配。这些实施例将在增加的复杂性和成本方面遭遇缺点，但在一些情况下可能有用。以上描述内容详述了本发明的某些实施例。然而，将了解，不管以上内容在文中呈现为如何详细，可以许多方式来实践本发明。应注意，描述本发明的某些特征或方面时特定术语的使用不应解释为意味着所述术语在本文中经重新定义而限于包含本发明的特征或方面的与所述术语相关联的任何特定特性。权利要求1.一种显示器装置，其包括微机电系统(MEMS)显示器元件的阵列；以及多个无源阻抗网络电路，其耦合到所述阵列且经配置以提供行输出电压来驱动所述阵列，每一无源阻抗网络包括到显示器元件行的至少两个输入和至少一个输出，其中所述行输出由所述输入控制。2.根据权利要求1所述的装置，其中每一无源阻抗网络电路包括电阻器网络。3.根据权利要求1所述的装置，其中每一无源阻抗网络电路包括分压器。4.根据权利要求3所述的装置，其中每一分压器进一步包括两个或两个以上电阻器；第一端子，控制电压施加到所述第一端子；第二端子，行驱动电压施加到所述第二端子；第二端子，其耦合到显示器元件行且经配置以提供所述行输出电压来驱动所述行。5.根据权利要求4所述的装置，其中所有分压器划分为N个分压器的群组，且每一群组的所有分压器的一个输入连接到所述相同行驱动电压，其中N是大于1的整数。6.根据权利要求5所述的装置，其中总共存在至少N个控制电压，且每一控制电压施加到大体上所有群组的每一者内的一个且仅一个分压器。7.根据权利要求3所述的装置，其中所述分压器与用于制造所述阵列的过程并行地制造。8.根据权利要求3所述的装置，其中所述分压器形成在所述阵列的外围。9.根据权利要求3所述的装置，其进一步包括显示器；处理器，其与所述显示器电连通，所述处理器经配置以处理图像数据；存储器装置，其与所述处理器电连通。10.根据权利要求9所述的装置，其进一步包括第一控制器，其经配置以将至少一个电压发送到所述显示器；以及第二控制器，其经配置以将所述图像数据的至少一部分发送到所述第一控制器。11.根据权利要求IO所述的装置，其进一步包括图像源模块，其经配置以将所述图像数据发送到所述处理器。12.根据权利要求11所述的装置，其中所述图像源模块包括接收器、收发器和传输器中的至少一者。13.根据权利要求9所述的装置，其进一步包括输入装置，其经配置以接收输入数据并将所述输入数据传送到所述处理器。14.根据权利要求3所述的装置，其中每一分压器进一步包括第一端子，控制电压施加到所述第一端子；第二端子，行驱动电压施加到所述第二端子；第三端子，其耦合到显示器元件行且经配置以提供所述行输出电压来驱动所述行；以及两个或两个以上电阻器，其串联连接在所述第一与所述第二端子之间其中所述第二端子通过一个或一个以上电阻器连接到所述第一和第二端子中的每一者。15.根据权利要求14所述的装置，其中每一行驱动电压施加到一个且仅一个分压器。16.根据权利要求14所述的装置，其中所有分压器的所述第一端子连接到所述相同控制电压。17.根据权利要求14所述的装置，其中所述控制电压是具有恒定值的电压。18.—种显示器装置，其包括微机电系统(MEMS)显示器元件的阵列，其形成为一组相交的行和列；用于每一行的行输入引线；通过第一串联阻抗连接到第一行输入引线的第一电压输入；以及通过第二串联阻抗连接到所述第一行输入引线的第二电压输入。19.根据权利要求18所述的显示器装置，其额外包括通过第三串联阻抗连接到所述第一行输入引线的第三电压输入。20.根据权利要求18所述的显示器装置，其中所述第一电压输入通过相应组的串联阻抗耦合到第一多个行输入引线。21.根据权利要求20所述的显示器装置，其中所述第二电压输入通过相应组的串联阻抗耦合到第二多个行输入引线。22.根据权利要求21所述的显示器，其中所述第一多个不同于所述第二多个。23.—种显示器装置，其包括用于显示图像数据的构件；以及用于对一个或一个以上行驱动电压进行解多路复用并将经解多路复用电压提供到所述显示构件的构件。24.根据权利要求23所述的装置，其中所述显示构件包括一个或一个以上MEMS显示器元件。25.根据权利要求23所述的装置，其中所述解多路复用构件包括--个或一个以上分压器。26.—种制造显示器装置的方法，所述方法包括在衬底上形成微机电系统(MEMS)显示器元件的阵列；以及在相同或不同衬底上形成多个无源阻抗网络电路，每一无源阻抗网络电路包括至少两个输入和一输出，其中所述无源阻抗网络电路中的至少一些电路耦合到所述阵列。27.根据权利要求26所述的方法，其中每一无源阻抗网络电路包括电阻器网络。28.根据权利要求26所述的方法，其中每一无源阻抗网络电路包括分压器。29.根据权利要求28所述的方法，其中所述形成所述阵列以及形成所述多个分压器的步骤包括执行至少一些共同处理步骤。30.根据权利要求28所述的方法，其中所述形成所述阵列以及形成所述多个分压器的步骤可并行地执行。31.根据权利要求28所述的方法，其中所述阵列和所述分压器形成在共同衬底上。32.根据权利要求28所述的方法，其中所述分压器形成在所述阵列的外围。33.—种通过根据权利要求28所述的方法制造的显示器装置。34.—种在显示器装置的逐行寻址方案中对行驱动电压进行解多路复用的方法，所述方法包括将选定电压的所述行驱动电压通过一组串联阻抗施加到多个行-,将第一控制电压通过第一串联阻抗施加到所述多个行的第一者；以及将第二控制电压通过第二串联阻抗施加到所述多个行的第二者。35.—种显示器装置，其包括微机电系统(MEMS)显示器元件的阵列；用于所述阵列的每一行的行输入引线；第一电压输入，其通过第一串联阻抗连接到第一行输入引线并通过第二串联阻抗连接到第二行输入引线。36.—种显示器装置，其包括微机电系统(MEMS)显示器元件的阵列，所述MEMS显示器元件具有到所述阵列的N个行输入；显示器驱动器电路，其具有n个行驱动器输出，其中n小于N;以及无源阻抗网络，其具有所述n个行驱动器输出作为输入，且具有耦合到所述到所述阵列的N个行输入的N个行驱动器输出。37.根据权利要求36所述的显示器装置，其中所述无源阻抗网络包括电阻器的网络。38.根据权利要求37所述的显示器装置，其中所述无源阻抗网络仅包含电阻器作为阻抗组件。39.根据权利要求36所述的显示器装置，其中所述无源阻抗网络额外耦合到至少一个控制输入。全文摘要本发明揭示一种显示器阵列及制造和操作所述显示器阵列的方法，所述显示器阵列可减少所述显示器与驱动器电路之间的行连接。在一个实施例中，显示器装置包括MEMS显示器元件的阵列和多个分压器，所述多个分压器耦合到所述阵列且经配置以提供行输出电压来驱动所述阵列，其中每一行连接到通过分压器接合的至少两个输入。文档编号G09G3/34GK101479781SQ200780024679公开日2009年7月8日申请日期2007年5月16日优先权日2006年6月29日发明者克拉伦斯·徐,艾伦·刘易斯,马克·M·米尼亚尔申请人:高通Mems科技公司