液晶显示设备及其驱动方法

专利名称：液晶显示设备及其驱动方法
技术领域：
本发明涉及液晶显示设备，且更具体而言，涉及被配置以提高图像 质量的液晶显示设备及其驱动方法。
背景技术：
本申请要求2007年12月7日提交的韩国专利申请No. 10-2007-0126530的优先权，此处以引证的方式并入其全部内容，就像在 此进行了完整阐述一样。
随着信息社会的发展，能够显示信息的平板显示设备已经被广泛使 用。这些平板显示设备包括液晶显示(LCD)设备、有机电致发光显示 设备、等离子体显示设备和场发射显示设备。在上述平权显示设备中， LCD设备具有轻便和小巧且能够提供低功率驱动和全色方案的优点。因 此，LCD设备被广泛地应用于移动电话、导航系统、便携式计算机、电 视机等。
图1是相关技术的LCD设备的框图，图2是示出图1中的选通驱动 器的详细框图，且图3是示出图2的第一移位寄存器的电路图。
如图1所示，相关技术的LCD设备包括液晶面板130、选通驱动器 110、数据驱动器120以及定时控制器100。液晶面板130显示图像。选 通驱动器110按线来驱动液晶面板130。数据驱动器120按线向液晶面板 130施加数据电压。定时控制器100控制选通驱动器110和数据驱动器 120。
为了控制选通驱动器110和数据驱动器120，定时控制器100产生控 制信号。例如，定时控制器100产生起始信号Vst以及第一至第四选通 时钟信号GCLK1至GCLK4,以控制选通驱动器110。定时控制器100 还产生源起始脉冲SSP、源移位时钟SSC、源输出使能信号SOE、极性控制信号POL等。
如图4所示，顺序产生第一至第四选通时钟信号。起始信号Vst具 有与第四选通时钟信号GCLK4相同的高电平周期。第一选通时钟信号 GCLK1与第二选通时钟信号GCLK2的上升时间相同。
选通驱动器110直接形成在液晶面板130上。这种结构面板叫作面 板内栅极(Gate-in-Panel)。选通驱动器110与液晶面板130同时制造。
选通驱动器110包括多个级ST1至STn。级ST1至STn彼此相连以 形成级联结构。级ST1至STn中的每一个接收前一级的输出信号和顺序 施加的第一至第四选通时钟信号GCLK1至GCLK4中的三个选通时钟信 号。第一级ST1独立地输入起始信号Vst而不是前一级的输出信号，因 为在它之前不存在前一级。
级ST1至STn中的每一个使用前一级的输出信号和第一至第四选通 时钟信号GCLK1至GCLK4中的三个选通时钟信号，并且产生输出信号 Vgl至Vgn。级ST1至STn中产生的输出信号Vgl至Vgn被分别施加到 液晶面板130上的选通线GL1至GLn。这些级ST1至STn在它们的内部 电路结构方面彼此相同。因此，为解释方便，现在描述第一级ST1的电 路结构。
参考图3，第四选通时钟信号GCLK4和起始信号Vst被施加到第一 级ST1。第一级ST1包括第一控制部分112，其响应于起始信号Vst 和第四选通时钟信号GCLK4控制第一节点Q;第二控制部分114，其响 应于第三选通时钟信号GCLK3和起始信号Vst控制第二节点QB;以及 输出部分116，其响应于第一和第二节点Q和QB上的电压，选择性地输 出第一选通时钟信号GCLK1和第一提供电压VSS。
在第一周期中，第四选通时钟信号GCLK4使第二晶体管T2导通， 使得起始信号Vst通过第一晶体管Tl和第二晶体管T2被充入到第一节 点Q。然后，第六晶体管T6通过第一节点Q上的电压缓慢地导通。第五 晶体管T5也导通，使得第一提供电压VSS充入到第二节点QB。第二节 点QB上的电压VSS使第三和第七晶体管T3和T7截止。因此，尽管第 六晶体管T6缓慢导通，但是由于低电平的第一选通时钟信号GCLK1，第一选通线GL1在第一周期中维持低电平状态。
对于第二周期，不施加起始信号Vst和第一至第四选通时钟信号 GCLK1至GCLK4。即使对于第二周期，第一周期中第一级ST1的状态 持续。
在第三周期中，第一选通时钟信号GCLK1被施加到第六晶体管T6 的源极端子。然后，第六晶体管T6的源极端子和栅极端子之间的内部电 容器(或寄生电容器)Cgs导致自举现象，由此增加了与第六晶体管T6 的栅极端子相连的第一节点Q上的电压。因此，第六晶体管T6完全或彻 底导通，使得高电平的第一选通时钟信号GCLK1经由第六晶体管T6充 入在液晶面板130的第一选通线GL1上。
对于第四周期，第二提供电压VDD通过由第三选通时钟信号 GCLK3导通的第四晶体管T4而被充入到第二节点QB。此时，因为第-选通时钟信号GCLK1具有低电平，自举现象停止，使得第一节点Q维 持原先的电压，即，起始信号Vst的电压。第二节点QB上的电压使第三 和第七晶体管T3和T7导通，由此通过第二和第七晶体管T3和T7中的 每一个将第一提供电压VSS充入到第一节点Q和液晶面板130的第一选 通线GL1两者。
如上所述，为了驱动选通驱动器110，应当从定时控制器100施加起 始信号Vst和第一至第四选通时钟信号GCLK1至GCLK4。
然而，该相关技术的LCD设备使得第一和第二选通时钟信号GCLK1 和GCLK2两者能够在相同的上升时间到达高电平。换句话说，即使与第 --节点Q相连的第六晶体管T6通过起始信号Vst和第四选通时钟信号 GCLK4而导通，在起始信号Vst的下降时间和第二选通时钟信号GCLK2 的上升时间之间将不存在第一选通时钟信号GCLK1，使得高电平的第--选通时钟信号GCLK1不被施加或充入到液晶面板130的第一选通线 GL1。相反，其他选通线GL2至GLri应当具有充分的预充周期。因此， 和液晶面板130的其他选通线GL2至GLn上的薄膜晶体管相比，第一选 通线GL1上的薄膜晶体管均具有相对较短的导通周期，由此使得第一选 通线GL1上的像素比其他选通线GL2至GLn上的像素更亮。因此，在第一选通线GL1的像素和其他选通线GL2至GLn的像素 之间产生亮度差异，由此使图像质量恶化。

发明内容
因此，本发明涉及一种LCD设备及其驱动方法，其能够基本上克服 因相关技术的局限和缺点带来的一个或更多个问题。
本发明的优点在于提供一种LCD设备及其驱动方法，其调节第一选 通时钟信号以使得其上升时间向前移位且将第一选通线和其他选通线之 间的亮度差异降至最小，由此提高图片质量。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分 地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权 利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其他 优点。
为了实现这些和其他优点，按照本发明的目的，作为具体和广义的
描述， 一种液晶显示设备的驱动方法，该方法包括以下步骤通过检测
帧之间的消隐期从数据使能信号中得出帧检测信号；从所述帧检测信号 中得出起始信号；从所述起始信号中得出第一选通时钟信号；以及从所 述第一选通时钟信号中得出第二选通时钟信号，其中所述第一选通时钟 信号的上升时间被确定在所述起始信号的下降时间和所述第二选通时钟 信号的上升时间之间的范围内。
在本发明的另一方面中， 一种LCD设备包括帧检测器，其通过检 测帧之间的消隐期来从数据使能信号中得出帧检测信号；起始信号发生 器，其从所述帧检测信号中得出起始信号；第一选通时钟信号发生器， 其从所述起始信号中得出第一选通时钟信号;以及第二选通时钟信号发 生器，其从所述第一选通时钟信号中得出第二选通时钟信号，其中所述 第一选通时钟信号的上升时间被确定在所述起始信号的下降时间和所述 第二选通时钟信号的上升时间之间的范围内。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明
性的，且旨在提供对所要求保护的本发明的进一步解释。


附图被包括在本申请中以提供对实施方式的进一步理解，并结合到 本申请中且构成本申请的一部分，附图示出了本发明的实施方式，且与 说明书一起用于解释本公开。
附图中
图1是示出相关技术的LCD设备的框图； 图2是示出图1的选通驱动器的详细框图； 图3是详细示出图2的第一级的电路图4是示出图3的定时控制器中产生的控制信号的波形图5是示出根据本发明的实施方式的LCD设备的定时控制器的框
图6是解释图5所示的帧检测器中产生的帧检测信号的波形图； 图7是示出图5中的起始信号发生器的详细框图； 图8是解释图5所示的起始信号发生器中产生的起始信号的波形图； 图9是示出图5中的第一选通时钟信号发生器的详细框图； 图10是解释图5所示的选通时钟信号发生器中产生的第一选通时钟 信号的波形图11是示出图5中的第二选通时钟信号发生器的详细框图； 图12是解释图5所示的第二选通时钟信号发生器中产生的第二选通 时钟信号的波形图；以及
图13是解释图5的定时控制器中产生的控制信号的波形图。
具体实施例方式
下面将详细描述本发明的实施方式，在附图中示例出了其示例。在 可能的情况下，相同的标号在整个附图中代表相同或类似部件。
图5是示出根据本公开的实施方式的LCD设备的定时控制器的框 图。参考图5，定时控制器包括帧检测器10、起始信号发生器20以及第 一至第四选通时钟信号发生器30、 40、 50和60。帧检测器10接收数据使能信号DE和数据时钟信号DCLK，对包括 在数据时钟信号DCLK中的时钟进行计数，且基于计数时钟值检测数据 使能信号DE的消隐期，如图6所示。换句话说，数据使能信号DE包括 帧周期之间的消隐期。而且，数据使能信号DE包括在一个帧周期中周期 性地设置的高电平的水平周期。据此，帧检测器10对包括在数据时钟信 号DCLK中的时钟进行计数，且将数据使能信号DE持续维持低电平直 到计数时钟值到达了恒定值的任意周期确定作为消隐期。帧检测器10还 检测数据使能信号DE的从低电平变化到高电平且对应于所确定的消隐 期的结束位置的上升沿。而且，帧检测器10产生帧检测信号Vf，该帧检 测信号Vf与被检测的上升沿同步且在宽度方面等于数据时钟信号DCLK 的时钟。或者，帧检测信号Vf的宽度大于或小于数据时钟信号DCLK的 一个时钟。
起始信号发生器20接收数据时钟信号DCLK和来自帧检测器10的 帧检测信号Vf。如图7所示，这种起始信号发生器20包括计数器22和 比较器24。
计数器22依赖于帧检测信号Vf且对数据时钟信号DCLK的时钟进 行计数。计数器22中的计数时钟值被施加到比较器24。
比较器24基于来自计数器22的计数时钟值产生在恒定周期持续的 高电平的起始信号Vst。起始信号Vst的该恒定高电平周期取决于低和高 限值Llimit和Hlimit。例如，低限值Llimit可以被设置为指定帧检测信号 Vf之后的数据时钟信号DCLK的第一时钟。而且，高限值Hlimit可以被 设置为指定帧检测信号Vf之后的数据时钟信号DCLK的第六时钟。在这 种情况下，比较器24可以产生在从帧检测信号Vf之后的数据时钟信号 DCLK的第一时钟到第六时钟的周期中维持高电平的起始信号Vst。该起 始信号Vst被施加到第一选通时钟信号发生器30。
第一选通时钟信号发生器30接收数据时钟信号DCLK和来自起始信 号发生器20的起始信号Vst。如图9所示，第一选通时钟信号发生器30 还包括下降时间检测器32、计数器34和比较器36。
下降时间检测器32检测来自起始信号发生器20的起始信号Vst的下降时间且产生如图10所示的下降检测信号Vdl。下降检测信号Vdl与
起始信号Vst的下降时间同步且具有与数据时钟信号DCLK的一个时钟 相同的宽度。或者，下降检测信号Vdl的宽度可以大于或小于数据时钟 信号DCLK的一个时钟。这种下降检测信号Vdl被施加到计数器34。
计数器34依赖于来自下降时伺检测器32的下降检测信号Vdl且对 数据时钟信号DCLK的时钟进行计数。计数器34的计数时钟值被施加到 比较器36。
比较器36从计数时钟值中得出在恒定周期中维持高电平的第一选 通时钟信号GCLK1。可以根据施加到比较器36的低和高限值Limit和 Hlimit来确定该高电平周期。
例如，低限值Llimit可以被设置为指定下降检测信号Vdl之后的数 据时钟信号DLCK的第三时钟。而且，高限值Hlimit可以被设置为指定 下降检测信号Vdl之后的数据时钟信号DLCK的第十三时钟。在这种情 况下，比较器36可以产生在从下降检测信号Vdl之后的数据时钟信号 DCLK的第三时钟到第十三时钟的周期中维持高电平的第一选通时钟信 号GCLK1 。低和高限值Llimit和Hlimit可以由设计者调节以符合系统规 格。类似地，低和高限值可以改变以指定下降检测信号Vdl之后的数据 时钟信号DCLK的第一时钟。
因此，第一选通时钟信号GCLK1的上升时间可以确立为下降检测信 号Vdl之后的数据时钟信号DCLK的第一时钟和如下所述的第二选通时 钟信号GCLK2之后的数据时钟信号DCLK的第一时钟之间的时间点。 换句话说，第一选通时钟信号GCLK1的上升时间可以设置在从起始信号 Vst的下降时间到第二选通时钟信号GCLK2的上升时间之间的范围内。 该第一选通时钟信号GCLK1被施加到第二选通时钟信号发生器40。
如图11所示，第二选通时钟信号发生器40可以包括上升时间检测 器42、计数器44以及比较器46。
上升时间检测器42检测来自第一选通时钟信号发生器30的第一选 通时钟信号GCLK1的上升时间且产生如图12所示的上升检测信号Vd2。 上升检测信号Vd2与第一选通时钟信号GCLK1的上升时间同步，且具有与数据时钟信号DCLK的一个时钟相同的宽度。或者，上升检测信号 Vd2的宽度可以大于或小于数据时钟信号DCLK的一个时钟。该上升检 测信号Vd2被施加到计数器44。
计数器44依赖于来自上升时间检测器42的上升检测信号Vd2且对 数据时钟信号DCLK的时钟进行计数。计数器44的计数时钟数被施加到 比较器46。
比较器46从计数时钟数中得出在恒定周期维持高电平的第二选通 时钟信号GCLK2。可以根据施加到比较器46的低和高限值Llimit和 Hlimit确定该高电平周期。
例如，可以将低限值Llimit确定为指定上升检测信号Vd2之后的数 据时钟信号DLCK的第十时钟。而且，可以将高限值Hlimit确定为指定 上升检测信号Vd2之后的数据时钟信号DLCK的第二十四时钟。在这种 情况下，比较器46可以产生在从上升检测信号Vd2之后的数据时钟信号 DCLK的第十时钟到第二十四钟的周期中维持高电平的第二选通时钟信 号GCLK2。低和高限f直Llimit和Hlimit可以由设计者调节以符合系统规 格。因此，第二选通时钟信号GCLK2的上升时间可以被设置在第一选通 时钟信号GCLK1的高电平周期内。该第二选通时钟信号GCLK2被施加 到第三选通时钟信号发生器50。
第三选通时钟信号发生器50和第四选通时钟信号发生器60都具有 与第二选通时钟信号发生器40相同的电路结构，且在操作方面与第二选 通时钟发生器40相同。因此不再描述关于第三和第四选通时钟信号发生 器50和60的详细解释。
第三选通时钟信号发生器50使用数据时钟信号DCLK和来自第二选 通时钟信号发生器40的第二选通时钟信号GCLK2，且产生第三选通时 钟信号GCLK3。第三选通时钟信号GCLK3具有与第二选通时钟信号 GCLK2长度相同、但从第二选通时钟信号GCLK2移位了恒定间隔的高 电平周期。恒定移位间隔可以根据系统规格变化。
第四选通时钟信号发生器60基于第三选通时钟信号GCLK3和数据 时钟信号DCLK得出第四选通时钟信号GCLK4。第四选通时钟信号GCLK4具有与第三选通时钟信号GCLK3长度相同、但从第三选通时钟 信号GCLK3移位了恒定间隔的高电平周期。恒定移位间隔可以根据系统 规格变化。
第四选通时钟信号GCLK4被施加到第一选通时钟信号发生器30， 使得从第四选通时钟信号GCLK4和数据时钟信号DCLK中得出第一选 通时钟信号GCLK1并且将其施加到第二选通时钟信号发生器40。
以这种方式，如上所述，第一至第四选通时钟信号发生器30、 40、 50和60的操作使得在一帧中顺序且重复地产生第 一至第四选通时钟信号 GCLK1至GCLK4。第--至第四选通时钟信号GCLK至GCLK4与起始 信号vst —起被施加到图1和2的选通驱动器。选通驱动器的级响应于 起始信号Vst和第一至第四选通时钟信号GCLK1和GCLK4，并且向液 晶面板上的选通线施加选通信号。
如图13所示，本发明中的定时控制器将第一选通时钟信号GCLK1 的上升时间设置在起始信号Vst的下降时间和第二选通时钟信号GCLK2 的上升时间之间的时间范围内，使得第--选通时钟信号GCLK1的上升吋 间与相关技术相比向前移位。因此，液晶面板上的第一选通线G1具有足 够的时间来进行预充，使得第一选通线GL1与其他选通线GL2至GLn 之间的亮度差异被降至最小且图像的质量得到提高。
如上所述，根据本实施方式的LCD设备将第一选通时钟信号GCLK1 的上升时间设置在起始信号Vst的下降时间和第二选通时钟信号GCLK2 的上升时间之间的时间范围内。因此，第一选通时钟信号GCLK1的上升 时间与相关技术相比向前移位，使得液晶面板上的第一选通线Gl具有足 够的时间来进行预充。因此，第一选通线与其他选通线之间的亮度差异 被降至最小且图像的质量得到提高。
対于本领域技术人员而言很明显，在不偏离本发明的精神或范围的 条件下，可以在本发明中做出各种修改和变型。因而，本发明在落入所 附权利要求及其等同物的范围内的条件下旨在涵盖本发明的修改和变 型。
权利要求
1、一种驱动液晶显示设备的方法，该方法包括以下步骤通过检测帧之间的消隐期从数据使能信号中得出帧检测信号；从所述帧检测信号中得出起始信号；从所述起始信号中得出第一选通时钟信号；以及从所述第一选通时钟信号中得出第二选通时钟信号，其中所述第一选通时钟信号的上升时间处于所述起始信号的下降时间和所述第二选通时钟信号的上升时间之间的范围内。
2、 根据权利要求l所述的方法，其中所述得出所述帧检测信号的步骤包括以下步骤对包括在数据时钟信号中的时钟进行计数； 基于计数时钟值检测所述数据使能信号的所述消隐期；以及 产生与所述消隐期之后的所述数据使能信号的上升时间同步的所述帧检测信号。
3、 根据权利要求2所述的方法，其中当所述数据使能信号持续处于 低电平直到计数时钟值到达恒定值时对所述消隐期进行检测。
4、 根据权利要求1所述的方法，其中所述得出所述起始信号的步骤 包括以下步骤对所述帧检测信号之后的包括在数据时钟信号中的时钟进行计数；以及基于对所述数据时钟信号的时钟的计数值，产生在第一周期中具有 高电平的所述起始信号。
5、 根据权利要求4所述的方法，其中根据指定所述帧检测信号之后 的所述数据时钟信号的相应时钟数的低限值和高限值来确定所述第一周 期。
6、 根据权利要求1所述的方法，其中所述得出所述第一选通时钟信 号的步骤包括以下步骤-检测所述起始信号的下降时间以产生下降检测信号；对所述下降检测信号之后的包括在数据时钟信号中的时钟进行计数；以及基于对所述数据时钟信号的时钟的计数值，产生在第二周期中具有 高电平的所述第一选通时钟信号。
7、 根据权利要求6所述的方法，其中根据指定所述下降检测信号之 后的所述数据时钟信号的相应时钟数的低限值和高限值来确定所述第二周期。.
8、 根据权利要求7所述的方法，其中所述得出所述第二选通时钟信 号的步骤包括以下步骤检测所述第一选通时钟信号的上升时间以产生上升检测信号； 对所述上升检测信号之后的所述数据时钟信号的时钟进行计数；以及基于对所述数据时钟信号的时钟的计数值，产生在第三周期中具有 高电平的所述第二选通时钟信号。
9、 根据权利要求8所述的方法，其中根据指定所述上升检测信号之 后的所述数据时钟信号的相应时钟数的低限值和高限值来确定所述第三 周期。
10、 根据权利要求1所述的方法，该方法还包括以下步骤 从所述第二选通时钟信号中得出第三选通时钟信号；以及 从所述第三选通时钟信号中得出第四选通时钟信号。
11、 一种液晶显示设备，该液晶显示设备包括帧检测器，其通过检测帧之间的消隐期来从数据使能信号中得出帧检测信号；起始信号发生器，其从所述帧检测信号中得出起始信号； 第一选通时钟信号发生器，其从所述起始信号中得出第一选通时钟 信号；以及第二选通时钟信号发生器，其从所述第一选通时钟信号中得出第二 选通时钟信号，其中所述第一选通时钟信号的上升时间处于所述起始信号的下降时间和所述第二选通时钟信号的上升时间之间的范围内。
12、根据权利要求11所述的液晶显示设备，该液晶显示设备还包括: 第三选通时钟信号发生器，其从所述第二选通时钟信号中得出第三选通时钟信号；以及第四选通时钟信号发生器，其从所述第三选通时钟信号中得出第四选通时钟信号。
全文摘要
液晶显示设备及其驱动方法。一种驱动液晶显示设备的方法，该方法包括以下步骤通过检测帧之间的消隐期从数据使能信号中得出帧检测信号；从所述帧检测信号中得出起始信号；从所述起始信号中得出第一选通时钟信号；以及从所述第一选通时钟信号中得出第二选通时钟信号，其中所述第一选通时钟信号的上升时间处于所述起始信号的下降时间和所述第二选通时钟信号的上升时间之间的范围内。
文档编号G09G3/36GK101452684SQ20081017713
公开日2009年6月10日 申请日期2008年12月5日 优先权日2007年12月7日
发明者李相勋, 玄在元, 金钟佑 申请人:乐金显示有限公司