用于发送和接收数据位的装置和方法

专利名称：用于发送和接收数据位的装置和方法
技术领域：
本发明涉及用于发送和接收和数据位的装置和方法。
背景技术：
本申请要求于2008年3月20日提交的韩国专利申请No. 2008-0025771和于2008年12月18日提交的韩国专利申请No. 10-2008-0129463的优先权和权益，以引证方式将其内容整体合并于此。
由国家半导体公司(National Semiconductor Corporation)公开的点 对点差分信号传输(PPDS)是显示器的定时控制器与数据驱动器之间的
一种常规接口技术。
图1是例示PPDS的图。参照图1，在定时控制器1与各数据驱动器 2之间连接有独立数据线3。与常规的抑制摆幅差分信号传输(RSDS) 和微型低电压差分信号传输(LVDS)相比，PPDS的优点是具有电磁干 扰(EMI)更小和信号线的总数更少。在定时控制器1与数据驱动器2 之间连接有时钟线4和负载线5。时钟线4和负载线5共同与数据驱动器 2相连接。因为将差分信号传输用于发送数据信号和时钟信号，所以每一 条数据线3和对应一条时钟线4构成差分对。
上述点对点差分信号传输(PPDS)具有一些缺点。 第一，PPDS要求与数据线独立的时钟线。具体地说，由于时钟信号 通过与数据信号的线路不同的线路从定时控制器发送到数据驱动器，所 以需要用于发送时钟信号的时钟线。因此，增加了布线的复杂度和显示 器的生产成本。
第二，在PPDS中，通过时钟线发送的高频时钟信号导致电磁千扰 (EMI)分量的增加。
第三，在PPDS中，当通过数据线发送的数据信号与通过时钟线发送的时钟信号之间存在偏移(skew)时，在数据采样处理期间可能出错。

发明内容
本发明致力于提供一种用于在不需要独立时钟线的情况下与时钟信 号一起发送数据的装置和方法。
本发明还致力于提供一种用于与时钟信号一起发送数据并由此防止 从独立时钟线生成EMI分量的装置和方法。
本发明还致力于提供一种用于与时钟信号一起发送数据并由此解决 偏移、相对抖动等问题的装置和方法。
根据本发明的一个方面， 一种用于发送和接收数据位的装置包括 发送器，其被构造成生成与数据位相对应并且具有周期性跳转的发送信
号；数据线，其被构造成发送所述生成的发送信号；以及接收器，其被
构造成根据通过所述数据线发送的所述发送信号(以下称为"接收信号") 的周期性跳转而生成接收时钟信号，根据所述生成的接收时钟信号对所 述接收信号进行采样以恢复所述数据位。
根据本发明的另一方面， 一种发送和接收数据位的方法包括以下步
骤生成与数据位相对应并具有周期性跳转的发送信号；通过数据线来
发送所述生成的发送信号；根据通过所述数据线发送的所述发送信号(以 下称为"接收信号")的所述周期性跳转而生成接收时钟信号；以及根据 所述生成的接收时钟信号对所述接收信号进行采样以恢复所述数据位。


通过参照附图对本发明的示例性实施方式的详细描述，对于本领域 普通技术人员来说，本发明的上述和其它目的、特征以及优点将变得更
清楚，在附图中
图1是例示根据常规技术的作为数据通信方法的点对点差分信号传
输(PPDS)的图2是根据本发明的一个示例性实施方式的用于发送和接收数据位 的装置的框图；图3例示了与数据位相对应的并且具有周期性跳转的发送信号的一 个示例；
图4是图2的发送器的框图5是图2的接收器的框图6例示了图5的时钟发生器的一个示例；
图7是图6的主信号的定时图8例示了图5的时钟发生器的另一个示例；
图9例示了图5的时钟发生器的又一个示例；
图10是图9的主信号的定时图11例示了图9的跳转检测器；
图12例示了图5的时钟发生器的又一个示例；以及
图13例示了图12的跳转检测器。
具体实施例方式
下面参照附图对本发明进行更充分的描述，附图中示出了本发明的 示例性实施方式。然而，本发明可以按许多不同形式来具体实施，而不 应视为限于在此阐述的示例性实施方式。相反，提供这些示例性实施方 式是为了充分公开，足以使本领域技术人员完全能够具体实施和实践本 发明。
图2是根据本发明的一个示例性实施方式的用于发送和接收数据位 的装置的框图。
参照图2，该装置包括发送器IO、数据线20以及接收器30。 发送器10生成与数据位相对应并且具有周期性跳转的发送信号。这 些数据位可以包括各种信息。作为一个示例，这些数据位可以包括图像 数据。作为另一个示例，这些数据位可以包括各种控制数据。作为又一 个示例，这些数据位可以包括用于检错和/或纠错的数据。这些周期性跳 转可以例如通过每L个数据位插入一个伪比特(dummy bit)而生成(其 中，L是等于或大于二的整数)。
数据线20向接收器30发送由发送器10生成的发送信号。为了对该发送信号进行发送，可以使用采用一条线的单端(single-ended)信号传
输或采用两条线的诸如低压差分信号传输(LVDS)之类的差分信号传输。
接收器30通过数据线20接收发送信号(下文中称为"接收信号")，
并且根据该接收信号的周期性跳转而生成接收时钟信号。接收器30根据
所生成的接收时钟信号对接收信号进行采样，由此恢复数据位。
图3例示了与数据位相对应并且具有周期性跳转的发送信号的示例。
参照图3，要通过数据线20发送的数据位是二进制形式的
"10101100100011100"。在通过数据线20实际发送的发送信号的数据位
中插入伪比特。当数据线20为差分对时，通过该差分对来发送由实线表
示的发送信号和由虚线表示的发送信号。当数据线20为单线时，通过该
单线发送由实线表示的发送信号和由虚线表示的发送信号这二者中的一 个。
在图3中，(a)例示了每八个数据位插入一个伪比特、特别是当该 伪比特具有与紧接着该伪比特之前的数据位不同的值时的一个示例。
参照图3的(a)，第一伪比特具有与紧接着该第一伪比特之前的数 据位的值"1"不同的值"0"。第二伪比特具有与紧接着该第二伪比特之 前的数据位的值"1"不同的值"0"。第三伪比特具有与紧接着该第三伪 比特之前的数据位的值"0"不同的值"1"。当以这种方式插入伪比特时， 在如图3的(a)中所示的发送信号中出现周期性跳转。周期性跳转是上 升跳转还是下降跳转由紧接着伪比特之前的数据位决定。因此，当连续 发送数据位时，出现上升和下降跳转。
图3的(b)例示了每八个数据位插入一个伪比特、特别是当该伪比 特具有与紧接着该伪比特之后的数据位不同的值时的一个示例。
参照图3的(b),第一伪比特具有与紧接着该第一伪比特之后的数 据位的值"1"不同的值"0"。第二伪比特具有与紧接着该第二伪比特之 后的数据位的值"1"不同的值"0"。第三伪比特具有与紧接着该第三伪 比特之后的数据位的值"0"不同的值"1"。当以这种方式插入伪比特时， 在如图3的(b)所示的发送信号中出现周期性跳转。周期性跳转是上升 跳转还是下降跳转由紧接着伪比特之后的数据位决定。因此，当连续发送数据位时，出现上升和下降跳转。
图3的(c)例示了其中每八个数据位插入两个伪比特的示例。两个 插入的伪比特具有特定值。当以这种方式插入伪比特时，在如图3的(c) 所示发送信号中出现周期性跳转。该周期性跳转是上升跳转还是下降跳 转由这些特定值决定。当这些特定值是如图3的(c)所示的二进制形式 的"01"时，仅连续出现上升跳转。与图3的(c)不同，当这些特定值 为"10"时，仅连续出现下降跳转。当如上所述每L个数据位插入两个 伪比特时，与每L个数据位插入一个伪比特的情况相比，简化了接收器 30 (特别是包括在接收器30中的相位检测器)的结构，但工作频率增大。
图4是图2的发送器的框图。
参照图4，发送器10包括伪比特插入器11和驱动器12。 该伪比特插入器11对数据位进行接收，并且通过在接收的数据位中 周期性地插入一个或更多个(例如，两个)伪比特来生成发送位。发送 信号具有由所插入的一个或更多个伪比特而造成的周期性跳转。
伪比特插入器11包括反转器16和并串转换器17。反转器16对由八 个位组成的数据位中用数据位[l]表示的一个数据位的值进行反转。并串 转换器17并行接收九个位，SP，由八个位组成的用数据位[8:1]表示的数 据位和由一个位组成的反转器16的输出位。并串转换器17按顺序逐个 输出所接收的九个位。例如，当用数据位[8:1]表示的数据位为二进制形 式的"01011001"时，并串转换器17并行接收"010110010"，并且按顺
序输出"o"、 "r，、 "o"、 "r、 "r，、 "o"、 "o"、 "r，以及"o"。这样，
使用反转器16和并串转换器17，伪比特插入器11可以生成其中每八个 数据位插入一个伪比特并且该伪比特的值与紧接着该伪比特之前的数据 位的值不同的发送位。
为了生成其中每八个数据位插入一个伪比特并且该伪比特的值与紧 接着该伪比特之后的数据位的值不同的发送信号，与图4不同，并串转 换器17接收用数据位[8]表示的最高数据位的反转位和用数据位[8:1]表示
的数据位，首先输出该反转位，接着从最高位开始按顺序输出用数据位 [8:1]表示的数据位。为了生成其中每八个数据位插入两个伪比特的发送信号，与图4不 同，并串转换器17接收用数据位[8:1]表示的数据位和特定伪比特(例如， 二进制形式的"01")，从最高位开始按顺序输出用数据位[8:1]表示的数 据位，随后从最高位开始按顺序输出特定伪比特。
驱动器12输出与发送位相对应的发送信号(例如，LVDS信号)。 向数据线20施加从驱动器12输出的发送信号。
图5是图2的接收器的框图。
参照图5，接收器30包括时钟发生器31和采样器32。 时钟发生器31通过数据线20对接收信号进行接收，并根据该接收 信号的周期性跳转而生成接收时钟信号。因此，该接收时钟信号具有与 该接收信号的周期性跳转相对应的周期。作为一个示例，该接收时钟信 号具有与周期性跳转相同的周期，并且可以由具有不同相位的L个时钟
组成(L是两个连续的周期性跳转之间存在的数据位的数量)。在这种情 况下，采样器32使用L个时钟对L个数据位进行采样。作为另一个示例， 该接收时钟信号可以由具有与具有周期性跳转的频率(周期性跳转的周 期的倒数)的整数倍(例如，当每L个数据位插入M个伪比特时的(L + M)倍)相对应的频率的一个时钟组成。在这种情况下，采样器32使用 一个时钟对L个数据位进行采样。
采样器32根据接收时钟信号对接收信号进行采样，以恢复数据位。 图6例示了图5的时钟发生器的一个示例，而图7是图6的主信号 的定时图。
参照图6和图7，时钟发生器31包括跳转检测器610、使能信号 发生器620、参考时钟信号发生器630以及延迟锁定环(DLL) 640。参 考时钟信号发生器630包括逻辑与(conjunction)单元632和触发器 (flip-flop) 634，而DLL640包括相位检测器642、环路滤波器644以及 延迟线646。
跳转检测器610对接收信号进行接收并检测该接收信号的跳转。例 如，跳转检测器610延迟该接收信号，随后对该接收信号和该经过延迟 的接收信号执行异或(exclusive disjunction),由此检测接收信号的跳转。
10使能信号发生器620生成使能信号EN，该使能信号EN使得参考时 钟信号发生器630能够根据通过跳转检测器610检测到的接收信号的几 个跳转中的伪比特造成的周期性跳转而工作，以生成参考时钟信号。
作为一个示例，假定执行周期性跳转时的时间点为T，周期性跳转的 周期为P，并且在P期间接收的位的数量为N (假设两个连续的周期性跳 转之间存在的数据位的数量为L，并且两个连续的周期性跳转之间存在的 至少一个伪比特的数量为M,则N等于L + M)，则使能信号EN的开始 时间点T一START和使能信号EN的结束时间点T一END满足下面的等式1:
<formula>formula see original document page 11</formula>
如果开始时间点T—START小于或等于[T- (P/N)]，或者结束时间 点T—￡,大于或等于[丁+ (P/N)]，则在施加使能信号EN时，在接收
信号中存在除了该周期性跳转以外的不希望的跳转。另外，如果开始时 间点TLSTART大于T，或者结束时间点T—END小于T，则在施加使能 信号EN时不会出现周期性跳转。图7例示了开始时间点T一START为[T -(P/2N)]而结束时间点T—￡,为[丁+ (P/2N)]的情况。
作为另一个示例，当存在周期性跳转的位之前还包括一个伪比特时， 施加使能信号EN的开始时间点可能会提前。因此，使能信号EN的开始 时间点T—START和使能信号EN的结束时间点T一END满足下面的等式2:
<formula>formula see original document page 11</formula>
使能信号发生器620根据可以从DLL 640获得的几个延迟时钟中的 至少一个来生成使能信号EN。图6例示了使能信号发生器620接收从第 一反转器II输出的第一延迟时钟DC1和从第十七反转器117输出的第十 七延迟时钟DC17的一个示例。第一延迟时钟DC1是通过将输入DLL 640 的信号延迟(P / 2N)而获得，第十七延迟时钟DC17通过将输入DLL 640 的信号延迟-(P/2N)而获得。作为一个示例，使能信号发生器620使用设置-复位(SR)锁存器 622。在这种情况下，第十七延迟时钟DC17可以是SR锁存器622的S 输入，第一延迟时钟DC1可以是SR锁存器622的R输入，而SR锁存 器622的Q输出可以是使能信号EN。作为另一个示例，使能信号发生器 620具有反转器和逻辑与单元。在这种情况下，第十七延迟时钟DC17被 反转，并对反转后的第十七延迟时钟与第一延迟时钟DC1执行逻辑与， 从而可以生成使能信号EN。
参考时钟信号发生器630生成与跳转检测器610检测到的接收信号 的几个跳转中的伪比特而造成的周期性跳转相对应的参考时钟信号。
逻辑与单元632对跳转检测器610检测到的接收信号的跳转与使能 信号发生器620生成的使能信号EN的跳转执行逻辑与，以仅向触发器 634的时钟端子CLK输入由于跳转检测器610检测到的接收信号的跳转 中的伪比特而造成的周期性跳转。
触发器634可以是正沿触发D触发器。将与位"1 "相对应的信号(例 如，电源电压VDD)输入到触发器634的输入端子D，将来自逻辑与单 元632的输出输入到时钟端子CLK，而将DLL 640生成的几个延迟时钟 中的一个输入到复位端子RS。自从作为参考时钟信号的输入到时钟端子 CLK的信号的上升沿出现时起，触发器634输出"1"，随后在将"l"输 入到复位端子RS之后，触发器634输出"0"。
DLL 640根据从触发器634接收的参考时钟信号而生成接收时钟信 号。相位检测器642对参考时钟信号的跳转与反馈时钟信号FC的跳转之 间的相位差进行检测，并且向环路滤波器644输出与检测到的相位差成 比例的电压信号。环路滤波器644去除或减小从相位检测器642输出的 电压信号的高频分量，由此生成控制电压。
延迟线646根据控制电压对参考时钟信号进行延迟，由此生成接收 时钟信号。延迟线646具有多个反转器Il到118。根据从环路滤波器644 输入的控制电压来调节各反转器Il到118的延迟。例如，当控制电压增 大时，可以减小各反转器I1至IJI18的延迟。各反转器Il至IJI18具有大约 (P/2N)的延迟。将分别从第三、第五、第七、第九、第十一、第十三、第十五以及第十七反转器D、 15、 17、 19、 111、 113、 U5以及I17输出的 第三、第五、第七、第九、第十一、第十三、第十五以及第十七延迟时 钟DC3、 DC5、 DC7、 DC9、 DCll、 DC13、 DC15以及DC17作为接收 时钟信号输出到采样器32。
为了在其中施加使能信号EN的周期内定位参考时钟信号的上升沿， 参考时钟信号要求初始同步。对于参考时钟信号的初始同步，虽然发送 器10不向接收器30发送与数据位相对应并且具有周期性跳转的发送信 号，但是它需要向接收器30发送具有与发送信号的周期性跳转的周期相 对应的周期(例如，相同周期)的发送时钟信号。该发送时钟信号可以 通过与数据线20独立的线或者通过数据线20发送。
具体地说，在初期，发送器10生成发送时钟信号，并通过数据线 20将其发送到接收器30。例如，发送器10可以向图4所示用数据位[8:1] 表示的数据位重复地施加特定值(例如，"11110000")，由此生成具有与 发送信号的周期性跳转同周期和同相位的发送时钟信号。接收器30根据 接收的发送时钟信号对参考时钟信号的相位和接收时钟信号的相位进行 调节。
在接收器30获得初始同步之后，发送器10通过数据线20向接收器 30发送与数据位相对应并且具有周期性跳转的发送信号。 图8例示了图5的时钟发生器的另一个示例。
用图8中例示的时钟发生器替换图6中例示的时钟发生器，从而接 收器30可以根据接收的发送时钟信号而获得初始同步。
与图6的时钟发生器31相比，图8的时钟发生器31进一步包括延 迟单元810和开关820。
延迟单元810可以由多个反转器组成，并且对发送时钟信号进行延 迟。开关820向DLL 640输出参考时钟信号和发送时钟信号这二者中的 一个。在获得初始同步的同时开关820向DLL640输出发送时钟信号，而 在获得初始同步之后向DLL 640输出由触发器634生成的参考时钟信号。
图9例示了图5的时钟发生器的又一个示例，而图10是图9所示主 信号的定时图。参照图9，时钟发生器31包括跳转检测单元40和振荡器50。
跳转检测单元40对接收信号和反馈时钟信号FC进行接收，并且输 出与接收信号的周期性跳转和反馈时钟信号FC的跳转之间的时间差相 对应的信号DIFF。跳转检测单元40包括跳转检测器41、使能信号发生 器42以及低通滤波器(LPF) 43。
跳转检测器41对接收信号和反馈时钟信号FC进行接收，并且输出 与施加使能信号EN时出现的接收信号的跳转和施加使能信号EN时出现 的反馈时钟信号FC的跳转之间的时间差相对应的信号UP和DN。
使能信号发生器42使用可以从延迟线51获得的几个延迟时钟中的 至少一个来生成使能信号EN，该使能信号EN使得跳转检测器41能够 根据由接收信号的几个跳转中的伪比特而造成的周期性跳转进行工作。 图9例示了一个例子，其中使能信号发生器42接收从第一反转器II输出 的第一延迟时钟DC1和从第十七反转器117输出的第十七延迟时钟 DC17。第一延迟时钟DC1是通过将反馈时钟信号FC的反转信号延迟 (P/2N)而获得，而第十七延迟时钟DC17是通过将反馈时钟信号FC的反 转信号延迟-(P/2N)而获得。例如，使能信号发生器42具有反转器INV 以及逻辑与单元AND。在这种情况下，第十七延迟时钟DC17被反转， 并且对第一延迟时钟DC1和反转后的第十七延迟时钟执行逻辑与，从而 可以生成使能信号EN。
LPF 43从跳转检测器41接收跳转差信号UP和DN，并且通过去除 或减小该跳转差信号UP和DN中的高频分量而生成信号DIFF。例如， LPF 43可以是电荷泵(charge pump )。
振荡器50根据从跳转检测电路40输入的信号DIFF而改变反馈时钟 信号FC和接收时钟信号二者的相位。振荡器50可以包括延迟线51和反 馈线52。
延迟线51具有多个反转器II到118。根据从跳转检测电路40输出 的信号DIFF来调节各反转器II到118的延迟。各反转器II到118具有 大约(P/2N)的延迟。将分别从第三、第五、第七、第九、第十一、第 十三、第十五以及第十七反转器I3、 15、 17、 19、 111、 113、 115以及117输出的第三、第五、第七、第九、第十一、第十三、第十五以及第十七
延迟时钟DC3、 DC5、 DC7、 DC9、 DCll、 DC13、 DC15以及DC17作
为接收时钟信号输出到采样器32。
反馈线52将从延迟线51输出的反馈时钟信号FC反馈回延迟线51 。 图11例示了图9的跳转检测器。
参照图11，跳转检测器41包括第一至第三D触发器FF1、 FF2和 FF3，第一逻辑或(disjunction)单元0R1和第二逻辑或0R2，逻辑与单 元AND以及反转器INV。
第一触发器FF1是正沿触发D触发器。将与位"1"相对应的信号 (例如，电源电压VDD)、接收信号、以及来自第二逻辑或单元OR2的 输出分别输入到第一触发器FF1的输入端子D、时钟端子CLK以及复位 端子RS。因此，在第二逻辑或单元OR2的输出变为"1"之后，第一触 发器FF1输出"0"。并且，在第二逻辑或单元OR2的输出为"0"的同 时出现接收信号的上升沿之后，第一触发器FF1输出"1"。
第二触发器FF2是负沿触发D触发器。将与位"1"相对应的信号、 接收信号、以及来自第二逻辑或单元OR2的输出分别输入到第二触发器 FF2的输入端子D、时钟端子CLK以及复位端子RS。因此，在第二逻辑 或单元OR2的输出变为"1"之后，第二触发器FF2输出"0"。并且， 在第二逻辑或单元OR2的输出为"0"的同时出现接收信号的下降沿之 后，第二触发器FF1输出"1"。
第三触发器FF3是正沿触发D触发器。将与位"1"相对应的信号、 反馈时钟信号FC、以及来自第二逻辑或单元OR2的输出分别输入到第三 触发器FF3的输入端子D、时钟端子CLK以及复位端子RS。因此，在 第二逻辑或单元OR2的输出变为"1"之后，第三触发器FF1输出"0"。 并且，在第二逻辑或单元OR2的输出为"0"的同时出现反馈时钟信号 FC的上升沿之后，第三触发器FF1输出"1"。
第一逻辑或单元OR1接收第一触发器FF1的输出和第二触发器FF2 的输出。第二逻辑或单元OR2接收反转器INV的输出和逻辑与单元AND 的输出。逻辑与单元AND接收第一逻辑或单元OR1的输出和第三触发器FF3的输出。反转器INV接收使能信号EN。 图11中例示的跳转检测器41如下工作
在没有施加使能信号EN时，向第一触发器FF1至第三触发器FF3 的复位端子RS施加"1"，因此第一触发器FF1至第三触发器FF3输出 "0"。因此，跳转差信号UP和DN变为(0， 0)。跳转差信号UP和DN 为(0， 0)表示不存在跳转差。即使施加了使能信号EN，在接收信号的 上升沿、接收信号的下降沿以及反馈时钟信号FC的上升沿中的任一个出 现之前都保持跳转差信号UP和DN为(0， 0)。
当施加了使能信号EN并且跳转差信号UP和DN为(0， 0)的同时 出现接收信号的上升沿或下降沿时，跳转差信号UP和DN变为(1, 0)。 当施加使能信号EN并且跳转差信号UP和DN为(1， 0)的同时出现反 馈时钟信号FC的上升沿时，跳转差信号UP和DN变为(0， 0)。
此外，当施加了使能信号EN并且跳转差信号UP和DN为(0， 0) 的同时出现反馈时钟信号FC的上升沿时，跳转差信号UP和DN变为(O， 1)。当施加了使能信号EN并且跳转差信号UP和DN为(0， 1)的同时 出现接收信号的上升沿或下降沿时，跳转差信号UP和DN变为(0， 0)。
如果跳转检测器41始终与使能信号EN无关地工作，则从图11去 除反转器INV和第二逻辑或单元OR2，并将逻辑与单元AND的输出直 接输入到第一触发器FF1至第三触发器FF3的复位端子RS。在这种情况 下，跳转检测器41根据接收信号的跳转和反馈时钟信号FC的跳转如下 所述地工作。这里，接收信号的跳转包括接收信号的上升沿和下降沿， 而反馈时钟信号FC的跳转仅包括反馈时钟信号FC的上升沿。然而，当 使用一个正沿触发D触发器、 一个负沿触发D触发器以及一个逻辑或单 元来代替第三触发器FF3时，反馈时钟信号FC的跳转可以包括反馈时钟 信号FC的下降沿以及上升沿。
当跳转差信号UP和DN为(0， 0)的同时出现接收信号和反馈时钟 信号FC二者中的一个的跳转时，输出(1， 0)或(0， 1)的跳转差信号 UP和DN。具体地说，当出现接收信号的跳转时，输出(1， 0)的跳转 差信号UP和DN，而当出现反馈时钟信号FC的跳转时，输出(0， 1)
16的跳转差信号UP和DN。
此后，当出现接收信号和反馈时钟信号FC 二者中的另一个的跳转 时，输出(0， 0)的跳转差信号UP和DN。
为了在其中施加使能信号EN的周期内定位反馈时钟信号FC的上升 沿，反馈时钟信号FC要求初始同步。为了反馈时钟信号FC的初始同步， 虽然发送器10不向接收器30发送与数据位相对应并且具有周期性跳转 的发送信号，但是它需要向接收器30发送具有与发送信号的周期性跳转 的周期相对应的周期(例如，相同周期)的发送时钟信号。该发送时钟 信号可以通过与数据线20独立的线或者通过数据线20发送。
具体地说，在初期，发送器10生成发送时钟信号，并通过数据线 20将其发送到接收器30。例如，发送器10可以向图4所示用数据位[8:1] 表示的数据位重复地施加特定值(例如，"11110000")，由此，生成具有 与发送信号的周期性跳转同周期和同相位的发送时钟信号。接收器30根 据接收的发送时钟信号对反馈时钟信号FC和接收时钟信号二者的相位 进行调节。
在接收器30获得初始同步之后，发送器10通过数据线20向接收器 30发送与数据位相对应并且具有周期性跳转的发送信号。
图12例示了图5的时钟发生器的又一个示例，而图13例示了图12 的跳转检测器。
用图12所示时钟发生器和图13所示的跳转检测器分别替换图9所 示时钟发生器和图11所示跳转检测器，从而接收器30可以根据接收的 发送时钟信号而获得初始同步。
与图9的时钟发生器31相比，图12的时钟发生器31进一步包括开 关53。
开关53向延迟线51输出根据选择信号INI选择的接收信号和反馈 时钟信号FC 二者中的一个。开关53在获得初始同步的同时输出接收信 号，并且在获得初始同步之后输出反馈时钟信号FC。
与图11的跳转检测器41相比，图13的跳转检测器41进一步包括 第一开关SW1和第二开关SW2。第一开关SW1向第一逻辑或单元0R1输出根据选择信号INI选择 的第二触发器FF2的输出和"0" 二者中的一个。具体地说，在获得初始 同步的同时第一开关SW1输出"0"，而在获得初始同步之后输出第二触 发器FF2的输出。第二开关SW2向反转器INV输出根据选择信号INI 选择的使能信号EN和"1" 二者中的一个。具体地说，在获得初始同步 的同时第二开关SW2输出"1 "，而在获得初始同步之后输出使能信号EN。
根据本发明的示例性实施方式的装置和方法可以在不需要与数据线 独立的时钟线的情况下发送时钟信息。
根据本发明的示例性实施方式的装置和方法防止了从时钟线生成的 电磁干扰(EMI)分量。
根据本发明的示例性实施方式的装置和方法与数据一起提供了时钟 信息，因此不会出现偏移、相对抖动等问题。
根据本发明的示例性实施方式的装置和方法可以应用于各种电子设 备，特别是应用于定时控制器与数据驱动器之间的接口。
与锁相环(PLL)不同，根据本发明的示例性实施方式的装置和方 法使用DLL由接收信号而生成接收时钟信号，因此不需要振荡器。
可以使用机器可读代码将本发明具体实施为可通过诸如计算机之类 的机器来读取的记录介质。该机器可读记录介质可以是存储有机器可读 数据的任何记录设备。机器可读记录介质的示例为只读存储器(ROM)、 随机存取存储器(RAM)、光盘(CD) -ROM、磁带、软盘、光学数据存 储设备等。此外，机器可读记录介质可以是例如通过互联网发送的载波。 另外，机器可读记录介质可以经由通信网络而分发并且采用能够通过分 散方法读取并执行的代码的形式存储。本发明的技术领域的编程人员能 够容易地导出用于具体实施本发明的功能程序、代码以及代码段。
对于本领域技术人员而言显而易见的是，在不脱离本发明的精神或 范围的情况下，可以对本发明的上述示例性实施方式进行各种修改。因 此，本发明旨在涵盖落入所附权利要求书及其等同物的范围内的本发明 的所有这种修改。
权利要求
1、一种用于发送和接收数据位的装置，该装置包括发送器，其被构造成生成与所述数据位相对应并且具有周期性跳转的发送信号；数据线，其被构造成发送所述生成的发送信号；以及接收器，其被构造成根据通过所述数据线发送的所述发送信号(以下称为“接收信号”)的周期性跳转而生成接收时钟信号，根据所述生成的接收时钟信号对所述接收信号进行采样以恢复所述数据位。
2、 根据权利要求1所述的装置，其中，所述周期性跳转是通过在所 述数据位中周期性地插入伪比特而生成。
3、 根据权利要求2所述的装置，其中，所述伪比特具有与所述数据 位中紧接着所述伪比特之前的数据位不同的值。
4、 根据权利要求2所述的装置，其中，所述伪比特具有与所述数据 位中紧接着所述伪比特之后的数据位不同的值。
5、 根据权利要求1所述的装置，其中，所述接收器使用延迟锁定环 (DLL)根据所述接收信号的所述周期性跳转而生成所述接收时钟信号，根据所述生成的接收时钟信号对所述接收信号进行采样以恢复所述数据位。
6、 根据权利要求l所述的装置，其中，所述接收器包括 跳转检测器，其被构造成对所述接收信号的跳转进行检测； 参考时钟信号发生器，其被构造成生成与所述检测到的跳转中的所述周期性跳转相对应的参考时钟信号；使能信号发生器，其被构造成生成使得所述参考时钟信号发生器根 据所述检测到的跳转中的所述周期性跳转进行工作的使能信号；延迟锁定环(DLL)，其被构造成使用所述生成的参考时钟信号而生成所述接收时钟信号;以及釆样器，其被构造成根据所述生成的接收时钟信号对所述接收信号进行釆样并恢复所述数据位。
7、 根据权利要求6所述的装置，其中，所述DLL包括相位检测器，其被构造成对所述生成的参考时钟信号的跳转与反馈 时钟信号的跳转之间的相位差进行检测，并且生成与所述检测到的相位差成比例的电压信号；环路滤波器，其被构造成减小所述生成的电压信号的高频分量并生 成反馈电压信号；以及延迟线，其被构造成根据所述生成的反馈电压信号对所述生成的参 考时钟信号进行延迟以生成所述接收时钟信号。
8、 根据权利要求7所述的装置，其中，所述接收器还包括开关，该 开关被构造成接收具有与所述接收信号的所述周期性跳转相对应的周期 的发送时钟信号，并向所述相位检测器提供所述接收的发送时钟信号与 所述生成的参考时钟信号二者中的一个，并且所述相位检测器对所述开关提供的信号的跳转与所述反馈时钟信号 的跳转之间的相位差进行检测，并生成与所述检测到的相位差成比例的 电压信号。
9、 根据权利要求6所述的装置，其中，所述使能信号的开始时间点 T一START满足[T- (P/N) <T—START <T]，而所述使能信号的结束时间 点T—￡,满足[丁<1[_￡1^<丁+ (P/N)]，其中，T表示执行周期性跳 转时的时间点，P表示周期性跳转的周期，而N表示在P期间接收的位 的数量。
10、 根据权利要求6所述的装置，其中，所述使能信号的开始时间 点T—START满足[T-2x (p/N) <T_START<T]，而所述使能信号的结 束时间点T—END满足[KT—END<T+ (P/N)]，其中，T表示执行周 期性跳转时的时间点，P表示周期性跳转的周期，而N表示在P期间接 收的位的数量。
11、 根据权利要求7所述的装置，其中，所述使能信号发生器根据 可从所述延迟线获得的几个延迟时钟信号中的至少一个而生成所述使能 信号。
12、 根据权利要求1所述的装置，其中，所述接收器包括 跳转检测器，其被构造成输出与所述接收信号的所述周期性跳转和反馈时钟信号的跳转之间的时间差相对应的信号；使能信号发生器，其被构造成提供使得所述跳转检测器根据所述接 收信号的几个跳转中的所述周期性跳转进行工作的使能信号；振荡器，其被构造成根据与所述时间差相对应的所述信号来改变所述反馈时钟信号的相位和所述接收时钟信号的相位；以及采样器，其被构造成根据所述接收时钟信号对所述接收信号进行采样以恢复所述数据位。
13、 根据权利要求1所述的装置，其中，所述发送器包括-伪比特插入器，其被构造成在所述数据位中插入使得所述发送信号具有所述周期性跳转的伪比特，以生成发送位；以及驱动器，其被构造成输出与所述生成的发送位相对应的所述发送信号。
14、 一种发送和接收数据位的方法，该方法包括以下步骤 生成与所述数据位相对应并具有周期性跳转的发送信号； 通过数据线来发送所述生成的发送信号；根据通过所述数据线发送的所述发送信号(以下称为"接收信号") 的所述周期性跳转而生成接收时钟信号；以及根据所述生成的接收时钟信号对所述接收信号进行采样以恢复所述 数据位。
15、 根据权利要求14所述的方法，其中，所述周期性跳转是通过在 所述数据位中周期性地插入伪比特而生成。
16、 根据权利要求14所述的方法，其中，所述根据通过所述数据线 发送的所述接收信号的所述周期性跳转而生成接收时钟信号的步骤包括 以下步骤使用延迟锁定环(DLL)根据通过所述数据线发送的所述接 收信号的所述周期性跳转而生成所述接收时钟信号。
17、 根据权利要求14所述的方法，该方法进一步包括以下步骤生成具有与所述周期性跳转相对应的周期的发送时钟信号； 通过所述数据线发送所述生成的发送时钟信号；以及 根据所述发送的发送时钟信号对所述接收时钟信号的相位进行调节。
全文摘要
本发明提供了一种用于发送和接收数据位的装置和方法。该装置包括发送器，其被构造成生成与数据位相对应并且具有周期性跳转的发送信号；数据线，其被构造成发送所述生成的发送信号；以及接收器，其被构造成根据通过所述数据线发送的所述发送信号(以下称为“接收信号”)的周期性跳转而生成接收时钟信号，根据所述生成的接收时钟信号对所述接收信号进行采样以恢复所述数据位。因而，能够在不需要与所述数据线独立的时钟线的情况下发送时钟信息。
文档编号G09G5/00GK101540158SQ20091012865
公开日2009年9月23日 申请日期2009年3月20日 优先权日2008年3月20日
发明者李龙宰 申请人:安纳帕斯股份有限公司