双向扫描的移位缓存器的制作方法

专利名称：双向扫描的移位缓存器的制作方法
技术领域：
本发明关于移位缓存器，尤其关于一种具有双向扫描功能的移位缓存器。
背景技术：
一液晶显示器(Liquid Crystal display, LCD)含有由液晶单元形成的 LCD面板以及与液晶单元对应的像素组件。这些像素组件大体上以矩阵形式来 排列，其中栅极线沿列方向排列，数据线则沿行方向排列。LCD面板由驱动电 路驱动，此驱动电路含有栅极驱动器以及数据驱动器。栅极驱动器产生多个栅 极信号(扫描信号)，这些栅极信号依序供应至栅极线来逐列开启像素组件。数 据驱动器产生多个依序取样图像信号的源极信号(数据信号)。当栅极信号供应 至栅极线时，这些源极信号同时供应至数据线，校准LCD面板上的液晶单元状 态，以控制光线的透射程度，藉此在LCD上显示一图像。
在这种驱动电路内，通常在栅极驱动器内使用一双向移位缓存器来产生 多个栅极信号，以便依序驱动栅极线，来产生正相或反相显示图像。 一般而言， 在双向移位缓存器内，采用多个2对2双向控制电路来控制多个栅极信号的扫 描方向，正向或逆向。
图6为现有技术的双向移位缓存器600，其中移位缓存器600的移位缓 存单元610、 620和630通过三个2对2双向控制电路615、 625和635串联。 每一缓存器的各移位缓存单元含有至少两输入端Kl和K2以及一输出端o。图 7内显示的2对2双向控制电路具有输入端P和N，以及输出端D1和D2，并 且可由控制信号Bi和XBi操作控制。控制信号Bi和XBi为两个具有相反极性 的直流信号组，像是一高位阶电压与一低位阶电压，并且用于设定2对2双向 控制电路615、 625和635来指引移位缓存器600内的输入信号往前或往后移 位。
在移位缓存器600内，每一移位缓存单元的输入端Kl和K2都分别电耦 合至一对应2对2双向控制电路的输出端Dl和D2，而每一移位缓存单元的输
9出端o都电耦合至上一个2对2双向控制电路的端子N以及下一个2对2双向 控制电路的端子P。如此，移位缓存单元620的输出端o提供输入至2对2双 向控制电路615和635。对此移位缓存器600而言，当Bi为高位阶电压并且 XBi为低位阶电压对，输入脉冲将从移位缓存单元610往前移位至移位缓存单 元630，而当Bi为低位阶电压并且XBi为高位阶电压时，输入脉冲将从移位 缓存单元630往后移位至移位缓存单元610。
不过，在移位缓存器的每一移位缓存单元内使用该2对2双向控制电路 会导致该移位缓存单元的输入信号内电压下降，并增加功率消耗以及制造成 本。
因此，业界内至今所要解决的问题就是解决上述缺陷与不完备。

发明内容
本发明所要解决的问题在于，提供一种双向扫描的移位缓存器，能够减少 使用双向控制电路，避免移位缓存单元的输入信号电压下降，降低功率消耗以 及制造成本。
为实现上述目的，本发明公开了一种双向扫描的移位缓存器，其包括一第 一控制线、 一第二控制线、 一第一频率信号线、 一第二频率信号线、 一参考线 以及多级移位缓存单元化j， j=l，2，...，N， N为一正整数。第一控制线用于 提供一第一双向控制信号Bi。第二控制线用于提供一第二双向控制信号XBi。 第一频率信号线用于提供一第一频率信号Ck。第二频率信号线用于提供一第 二频率信号XCk。参考线用于提供一供应电压Vss。每一移位缓存单元Sj包括 一第一输入IN1、 一第二输入IN2、 一第三输入IN3、 一第四输入IN4、 一第五 输入IN5以及第六输入IN6，其中当j为一奇数时，第五输入IN5电耦合至第 一频率信号线与第二频率信号线其中之一，当j为一偶数时电耦合至第一频率 信号线与第二频率信号线另一。第六输入IN6，电耦合至该参考线。
移位缓存器还包括输出0UT、 一第一晶体管M1、 一第二晶体管M2、 一第 三晶体管M3以及一第四晶体管M4。输出OUT输出一输出信号Sout(j);第一 晶体管M1，具有一栅极，电耦合至该第三输入IN3; —漏极，电耦合至该第一 输入IN1;以及一源极，电耦合至一节点N1。第二晶体管M2，具有一栅极， 电耦合至该第四输入IN4; —漏极，电耦合至该节点N1;以及一源极，电耦合至该第二输入IN2; —第三晶体管M3，具有一栅极，电耦合至一节点N2，节 点N2电耦合该节点N1; —漏极，电耦合至该第五输入IN5;以及一源极，电 耦合至该输出OUT。第四晶体管M4具有一栅极，电耦合至一节点N3; —漏极， 电耦合至该输出OUT;以及一源极，电耦合至该第六输入IN6，其中数个移位 缓存单元(Sj)之间依序电耦合，藉此，第i级移位缓存单元Si的第三输入IN3 电耦合至第(i-l)级移位缓存单元Si-i的输出OUT,来接收其对应的输出信号 Sout(i-1)， i = 2， 3， 4，... N。第k级移位缓存单元Sk的第四输入IN4电 耦合至第(k+l)级移位缓存单元Sk+1的输出0UT，来接收其对应的输出信号 Sout(k+l)，其中k二l， 2， 3，... (N-l)。
本发明的另一方面提供一种移位缓存器，能够减少使用2对2双向控制 电路，避免移位缓存单元的输入信号电压下降。
依照本发明的另一实施例，移位缓存器包括多级移位缓存单元(Sj)， j二l， 2， . .. ， N， N为一正整数，其中每一级的移位缓存单元Sj包括一第一输入IN1、 一第二输入IN2、 一第三输入IN3、 一第四输入IN4、 一第五输入IN5、 一第六 输入IN6、 一输出0UT、 一第一晶体管Ml、 一第二晶体管M2、 一第三晶体管 M3、 一第四晶体管M4。第一晶体管M1具有一电耦合至第三输入IN3的栅极、 一电耦合至第一输入IN1的漏极以及一电耦合至一节点N1的源极。第二晶体 管M2具有一电耦合至第四输入IN4的栅极、 一电耦合至该节点Nl的漏极以及 一电耦合至该第二输入IN2的源极。第三晶体管M3具有一栅极，电耦合至一 节点N2，该节点N2电耦合该节点N1; —漏极，电耦合至该第五输入IN5;以 及一源极，电耦合至该输出OUT。第四晶体管M4具有一栅极，电耦合至一节 点N3; —漏极，电耦合至该输出OUT;以及一源极，电耦合至该第六输入IN6。
本发明的再一方面提供一种移位缓存器，能够减少使用2对2双向控制电 路，降低功率消耗以及制造成本。
本发明还公开了一种双向扫描的移位缓存器，包括多级移位缓存单元{Sj}, j = 1， 2， .... N， N为一正整数，其中第j级移位缓存单元Sj包括一第一 输入IN1、 一第二输入IN2、 一第三输入IN3、 一第四输入IN4、 一第五输入 IN5、 一第六输入IN6，以及一输出0UT。第一输入IN1接收一第一双向控制 信号Bi以及一第二双向控制信号XBi其中之一。第二输入IN2接收一第一双 向控制信号Bi以及一第二双向控制信号XBi的另一。第五输入IN5接收一频率信号。第六输入IN6接收一供应电压Vss。输出OUT输出一输出信号Sout (j)， 其中各移位缓存单元(Sj]之间依序电耦合，藉此，第i级移位缓存单元Si的 第三输入IN3电耦合至第(i-l)级移位缓存单元Si—!的输出OUT,来接收其对 应的输出信号Sout(i-l)，其中i =2， 3， 4，... N，且第k级移位缓存单元 Sk的第四输入IN4电耦合至第(k+l)移位缓存单元Sk+1的输出0UT，来接收其 对应的输出信号Sout(k+l)，其中k二l， 2， 3，... (N-1)。
根据上述实施例，移位缓存器能够减少使用双向控制电路，避免移位缓存 单元的输入信号电压下降，降低功率消耗以及制造成本。


图1A为本发明一实施例具有奇数个移位缓存单元的移位缓存器的方块
图； 图； 图； 图IB为本发明一实施例具有偶数个移位缓存单元的移位缓存器的方块 图1C为本发明一实施例具有奇数个移位缓存单元的移位缓存器的方块 图ID为本发明一实施例具有偶数个移位缓存单元的移位缓存器的方块
图2为本发明一实施例的移位缓存器的移位缓存单元的电路图3A、 3B为本发明一个实施例的移位缓存器的输入与输出信号时序图
图4A、 4B为本发明另一实施例的移位缓存器的输入与输出信号时序图
图5A、 5B为本发明再一实施例的移位缓存器的输入与输出信号时序图
图6为一现有技术的移位缓存器的方块图；以及
图7为一现有技术的2对2双向控制电路。
其中，附图标记
100A移位缓存器 100B移位缓存器
100C移位缓存器 100D移位缓存器
111参考线 113第一控制线 115第二控制线 117a第一频率信号线 117b第二频率信号线 119a第一开始脉冲输入线610移位缓存单元
620移位缓存单元 630移位缓存单元
119b第二开始脉冲输入线
600传统双向移位缓存器 615 2对2双向控制电路 625 2对2双向控制电路 635 2对2双向控制电路
具体实施例方式
请参阅图1A至图1D和图2至图5B。图1A至图1D的各图分别为本发明 —实施例的移位缓存器IOOA、 IOOB、 IOOC或IOOD。移位缓存器IOOA、 IOOB、 100C或100D含有用于提供一供应电压Vss的参考线111、用于提供一第一双 向控制信号Bi的第一控制线113，以及用于提供一第二双向控制信号XBi的 第二控制线115。
每一第一双向控制信号Bi和第二双向控制信号XBi都含有具有频率与相 位的AC信号，第一双向控制信号的频率与第二双向控制信号的频率大体上一 致，并且第一双向控制信号的相位与第二双向控制信号的相位大体上相反。
另一方面，第一双向控制信号Bi和第二双向控制信号XBi亦可为一恒电 压的直流信号，当第一双向控制信号Bi具有一高电压时，第二双向控制信号 XBi具有一低电压，反之亦然。在一实施例中，第一双向控制信号Bi和第二 双向控制信号XBi的一为高电压Vdd，而第一双向控制信号Bi和第二双向控 制信号XBi的另一为低电压Vss。低电压Vss供应至接地端，举例而言，可为 一接地电压或一负电压。
在另一实施例中，第一双向控制信号Bi和第二双向控制信号XBi之一含 有一交流信号，并且第一双向控制信号Bi和第二双向控制信号XBi的另一则 含有一直流信号。
更进一步地说，移位缓存器100A、 100B、 100C或100D含有用于提供一第 一频率信号Ck的第一频率信号线117a，以及用于提供一第二频率信号XCk的 第二频率信号线117b。第一频率信号Ck和第二频率信号XCk各具有一频率与
一相位。在此实施例当中，第一频率信号ck的频率与第二频率信号xek的频
率约略一致，第一频率信号Ck的相位与第二频率信号XCk的相位则约略相反。 再者，移位缓存器100A、 100B、 100C或100D含有用于提供一第一开始脉 冲Spl的第一开始脉冲输入线119a，以及用于提供一第二开始脉冲Sp2的第二开始脉冲输入线119b。如下所示，第一开始脉冲Spl当成移位缓存器一正
向操作内的开始脉冲信号，并且第二开始脉冲Sp2当成移位缓存器一反向操作
内的开始脉冲信号。
如图1A至图ID内所示，移位缓存器100A、 IOOB、 100C或100D尚且含有 多个移位缓存单元化j]， j 二 1，2, ...， N， N为一正整数。每一级的移位缓 存单元Sj都具有一个第一输入工Nl、 一个第二输入IN2、 一个第三输入IN3、 一个第四输入IN4、 一个第五输入IN5、 一个第六输入IN6和一个输出0UT。 一般而言，第六输入IN6电耦合至参考线lll来接收其上的供应电压Vss，输 出OUT用于输出一个输出信号Sout (j)。
第五输入IN5可根据j为一奇数或一偶数，电耦合至第一频率信号线117a 或第二频率信号线117b。在一实施例内，当j为一奇数，第五输入IN5电耦 合至第一频率信号线117a，并且当j为一偶数，第五输入IN5电耦合至第二 频率信号线117b。例如在图1A的实施例中，第一级移位缓存单元Si的第五 输入IN5电耦合至第一频率信号线117a来接收其上的第一频率信号Ck、…第 (j-l)级移位缓存单元Sj—!的第五输入IN5电耦合至第二频率信号线117b来 接收其上的第二频率信号XCk、第j级移位缓存单元Sj的第五输入IN5电耦合 至第一频率信号线117a来接收其上的第一频率信号Ck、第(j+l)级移位缓存 单元Sj+1的第五输入IN5电耦合至第二频率信号线117b来接收其上的第二频 率信号XCk、…以及第N级移位缓存单元SN的第五输入IN5电耦合至第一频 率信号线117a来接收其上的第一频率信号Ck。另一方面，当j为一奇数，第 五输入IN5电耦合至第二频率信号线117b，并且当j为一偶数，第五输入IN5 电耦合至第一频率信号线117a。
根据第一双向控制信号Bi和第二双向控制信号XBi是直流信号或交流信 号，以及j为一奇数或一偶数，第一输入IN1和第二输入IN2分别可电耦合至 第一控制线113来接收其上的第一双向控制信号Bi，或电耦合至第二控制线 115来接收其上的第二双向控制信号XBi。若第一双向控制信号Bi与第二双向 控制信号XBi都为直流信号，则第一输入IN1和第二输入IN2分别电耦合至第 一控制线113与第二控制线115，不管j为一奇数或一偶数，如图3A、图3B、 图1A和图1B内所示。不过，若第一双向控制信号Bi与第二双向控制信号XBi 都为交流信号，则当j为一奇数时，第一输入IN1和第二输入IN2分别电耦合至第一控制线113与第二控制线115，当j为一偶数时，第一输入IN1和第二 输入IN2分别电耦合至第二控制线115与第一控制线113，如图4A、图4B、 图1C和图1D内所示。
多级移位缓存单元(Sj]彼此以串联的形式电耦合。对于第一级移位缓存单 元Sl而言，第一级移位缓存单元Sl的第三输入IN3电耦合至第一开始脉冲输 入线119a来接收其上的第一开始脉冲Spl,并且第一级移位缓存单元Si的第 四输入IN4电耦合至第二级移位缓存单元S2的输出0UT。针对第二和其它级移 位缓存单元Si( i 二 2, 3， 4，... N)而言，第i级移位缓存单元Si的第三输 入IN3电耦合至第(i-1)级移位缓存单元Si—i的输出OUT,以接收来自第(i-l) 级移位缓存单元Si-1的一对应输出信号Sout (i-l)。第k级移位缓存单元Sk， k二l， 2， 3， ... (N-1)的第四输入IN4电耦合至第(k+l)级移位缓存单元Sk+i 的输出0UT，以接收来自第(k+l)级移位缓存单元Sk+1的一对应输出信号 S0Ut(k+1)。第N级移位缓存单元SN的第四输入IN4则电耦合至第二开始脉冲 输入线119b，来接收其上的第二开始脉冲Sp2。
此外，每一级移位缓存单元Sj的输出OUT也电耦合至LCD面板的一对应 栅极线Gj，以提供输出信号Sout (j)来据此驱动对应的栅极线Gj。
请参阅图2，其为本发明一实施例的移位缓存器的移位缓存单元电路图。 各移位缓存单元Sj更含有一第一晶体管Ml，具有电耦合至第三输入IN3的栅 极、电耦合至第一输入IN1的漏极和电耦合至一节点N1的源极，以及一第二 晶体管M2，具有电耦合至第四输入IN4的栅极、电耦合至节点N1的漏极和电 耦合至第二输入IN2的源极。各移位缓存单元Sj亦具有一第三晶体管M3，第 三晶体管M3的栅极电耦合至节点N2，此节点N2电耦合至节点Nl，第三晶体 管M3的漏极电耦合至第五输入IN5，第三晶体管M3的源极电耦合至输出0UT。 移位缓存单元Sj的第四晶体管M4具有电耦合至一节点N3的栅极、电耦合至 输出OUT的漏极以及电耦合至第六输入IN6的源极。第一和第二晶体管Ml和 M2为输入晶体管，用来提供一双向移位功能，包括正向(forward)移位功能或 反向('6ackward)移位功能。第三晶体管M3为一输出晶体管，而第四晶体管M4 为一下拉式晶体管(pull-down transistor)。其中，第一晶体管Ml、第二晶 体管M2、第三晶体管M3和第四晶体管M4之一可为一薄膜场效晶体管(Thin Film Transistor, TFT)，也可使用其它开关组件来实现。此外，每一移位缓存单元Sj更含有一个停用电路(disable circuit)。在 此实施例中，停用电路具有电耦合至节点N2的第一端T1、电耦合至输出OUT 的第二端T2、电耦合至节点N3的第三端T3、电耦合至第六输入IN6的第四端 T4、用于接收一第一停用电路控制信号Csl的第五端T5，以及用于接收一第 二停用电路控制信号Cs2的第六端T6。也可使用其它数量的端子来实现本发 明。停用电路的端子Tl-T6用于接收输入信号以及/或用于输出输出信号，其 可为一增压信号(boost signal)、频率信号、电源信号、移位缓存器100的其 它移位缓存单元Sm (m # j)的输出信号Sout (m)以及/或移位缓存器100的第 j级移位缓存单元Sj的输出信号Sout(j)。在此实施例中，节点N2对应至一 增压点，如图2内所示。停用电路产生一或多个响应输入脉冲的信号，如此在 不正常状态发生时可停用此移位缓存器。
请参考图3A、 3B内说明的驱动波形以及图2内显示的移位缓存单元电路 来说明移位缓存器的操作程序。
请参阅图3A、 3B，其为本发明一实施例的移位缓存器的第(j-l)级、第j 级和第(j+l)级移位缓存单元Sj—b Sj和Sj+1的输入与输出信号的时序图(波 形)。其中，Sout(j-l)、 Sout(j)和Sout(j+l)代表分别来自第(j-l)级、第j 级和第(j+l)级移位缓存单元Sj-h Sj和Sj+i的输出电压(信号)。Bi和XBi分 别为第一和第二控制信号，用于控制一脉冲信号的移位方向。在图3A、 3B的 实施例内，每一Bi和Xbi都具有一恒电压的直流信号。若Bi具有一高电压信 号，例如一供应高电压Vdd，并且XBi具有一低电压信号，例如一供应低电压 Vss，则脉冲将以一正向方向从第(j-l)阶层Sj—i移位至第j阶层Sj。否则， 若Bi为供应低电压信号Vss并且XBi为供应高电压信号Vdd，则脉冲将以一 反向方向从第(j+l)级移位缓存单元Sj+1移位至第j级移位缓存单元Sj 。
在正向功能操作中，分别将高供应电压Vdd供应至第j级移位缓存单元 Sj的第一输入IN1，并且低供应电压Vss供应至第j级移位缓存单元Sj的第 二输入IN2。当第(j-l)级移位缓存单元Sh的输出信号Sout(j-l)(具有从 tl至t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第三输入IN3， 则会开启第一晶体管M1。接着，增压点N2由高位阶电压脉冲充电，这将开启 第三晶体管M3。利用供应频率信号Ck至第j级移位缓存单元Sj的第五输入 IN5，开启的晶体管M3输出第j级移位缓存单元Sj的输出信号Sout(j)，其具有从t2至t3的高位阶电压脉冲。另一方面，第二晶体管M2扮演放电的角色， 即是接收第G+l)级移位缓存单元Sj+i的Sout (j+l)并让增压点N2放电，如此 关闭第三晶体管M3。换言之，第j级移位缓存单元Sj由第(j-l)级移位缓存单 元Sri的输出信号Sout(j-l)所设定(启动)，并且由第(j+l)级移位缓存单元 Sj+i的输出信号Sout(j+l)所重置(取消启动)。图3a内显示第(j-l)、第j和 第(j+l)级移位缓存单元、 S」和Sj+1的Sout (j-1) 、 Sout (j)和Sout (j+1)。
在反向功能操作中，分别将高供应电压Vdd供应至第j移位缓存单元Sj 的第二输入IN2，并且低供应电压Vss供应至第j级移位缓存单元Sj的第一输 入IN1。当第(j+1)级移位缓存单元Sj+!的输出信号Sout (j+1)(具有从tl至 t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第四输入IN4，则会开 启第二晶体管M2。接着，增压点N2由高位阶电压脉冲充电，这将开启第三晶 体管M3。利用供应频率信号Ck至第j级移位缓存单元S」的第五输入IN5，开 启的晶体管M3输出第j级移位缓存单元Sj的输出信号Sout(j)，其具有从t2 至t3的高位阶电压脉冲。另一方面，第一晶体管M1扮演放电的角色，即是接 收第(j-1)级移位缓存单元Sj—i的Sout (j-1)并让增压点N2放电，如此关闭第 三晶体管M3。换言之，第j级移位缓存单元Sj由第(j+l)级移位缓存单元Sj+i 的输出信号Sout(j+l)所设定(启动)，并且由第(j-1)级移位缓存单元Sj^的 输出信号Sout (j-l)所重置(取消启动)。图3B内显示第(j-1)、第j和第(j+l) 级移位缓存单元Sj—i、 Sj和Sj+i的Sout(j-1)、 Sout (j)和Sout (j+1)。
图4A、4B为本发明另一实施例移位缓存器的第(j-l)级、第j级和第(j+l) 级移位缓存单元Sj-i、 Sj和Sj+1的输入与输出信号的时序图(波形)。在这些 图表内，Sout(j-1)、 Sout(j)和Sout(j+l)代表分别来自第(j-1)级、第j级 和第(j+l)级移位缓存单元Sj-1、 Sj和Sj+1的输出电压(信号)。Bi和XBi分 别为第一和第二控制信号，用于控制一脉冲信号的移位方向。在此实施例内， 每一第一双向控制信号Bi和第二双向控制信号Xbi均具有一频率与一相位的 交流信号。第一双向控制信号Bi的频率和第二双向控制信号XBi的频率大体 上一致，也就是说频率大体上相等，并且第一双向控制信号'Bi的相位和第二 双向控制信号XBi的相位大体上相反。分别将Bi供应至第j级的移位缓存单 元Sj的第一输入IN1 ，并且XBi供应至第j级移位缓存单元Sj的第二输入IN2。
请参考图4A、4B。Bi的波形与移位缓存单元输入IN5的频率信号Ck (XCk)的波形可为同相或反相。若Bi的波形与此移位缓存单元的输入IN5的频率信 号Ck (XCk)波形相反，并且XBi的波形与此移位缓存单元的输入IN5的频率 信号Ck (XCk)波形相同，则一脉冲信号将往一正向方向从第(j-l)级移位缓存 单元S_h移位至第j级移位缓存单元Sj,如图4A内所示。否则，若Bi的波 形与此移位缓存单元的输入IN5内的频率信号Ck (XCk)波形相同，并且XBi 的波形与此移位缓存单元的输入IN5内的频率信号Ck (XCk)波形相反，则一 脉冲信号将往一反向方向(往后)从第(j+l)级移位缓存单元Sj+1移位至第j级 移位缓存单元Sj，如图4B内所示。
在正向功能操作中，当第(j-l)级移位缓存单元S_m的输出信号Sout (j-l) (具有从tl至t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第三输 入IN3，则会开启第一晶体管M1。接着，增压点N2由高位阶电压脉冲充电， 这将开启第三晶体管M3。利用供应频率信号Ck至第j级移位缓存单元Sj的第 五输入IN5，开启的晶体管M3输出第j级移位缓存单元Sj的输出信号Sout (j)， 其具有从t2至t3的高位阶电压脉冲。另一方面，第二晶体管M2扮演放电的 角色，即是接收第(j+l)级移位缓存单元Sj+1的Sout (j+l)并让增压点N2放电， 如此关闭第三晶体管M3。换言之，第j级移位缓存单元Sj由第(j-l)级移位缓 存单元S的输出信号Sout (j-l)所设定(启动)，并且由第(j+l)级移位缓存 单元S州的输出信号Sout(j+l)所重置(取消启动)。图4A内显示第(j-1)、第 j和第(j+l)级移位缓存单元Sj-h Sj和Sj+1的Sout(j-1)、 Sout(j)和 Sout(j+l)。
在反向功能操作中，当第(j+l)级移位缓存单元Sj+1的输出信号Sout (j+l) (具有从tl至t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第四输 入IN4，则会开启第二晶体管M2。接着，增压点N2由高位阶电压脉冲充电， 这将开启第三晶体管M3。利用供应频率信号Ck至第j级移位缓存单元Sj的第 五输入IN5，开启的晶体管M3输出第j级移位缓存单元Sj的输出信号Sout (j)， 其具有从t2至t3的高位阶电压脉冲。另一方面，第一晶体管Ml扮演放电的 角色，即是接收第(j-1)级移位缓存单元Sj^的Sout (j-1)并让增压点N2放电， 如此关闭第三晶体管M3。换言之，第j级移位缓存单元Sj由第(j+l)级移位缓 存单元Sj+1的输出信号Sout (j+l)所设定(启动)，并且由第(j-l)级移位缓存 单元Sj—!的输出信号Sout (j-1)所重置(取消启动)。图4B内显示第(j-l)、第j和第(j+D级移位缓存单元Sj-h Sj和Sj+1的Sout(j-1)、 Sout(j)和 Sout(j+1)。
图5A、 5B为本发明的再一实施例，移位缓存器的第(j-l)、第j和第(j+l) 级移位缓存单元Sj-i、 Sj和Sj+1的输入与输出信号的衬序图(波形)。在此图 内，Sout(j-1)、 Sout (j)和Sout (j+1)代表分别来自第(j-1)、第j和第(j+l) 级移位缓存单元Sj-1、 Sj和Sj+i的输出电压(信号)。Bi和XBi分别为第一和 第二控制信号，用于控制一脉冲信号的移位方向。分别将Bi供应至第j级移 位缓存单元Sj的第一输入IN1，并且XBi供应至第j级移位缓存单元Sj的第 二输入IN2。在此实施例内，对于如图5A内所示的正向操作方向，Bi为一交 流信号，其波形与移位缓存单元的输入IN5的频率信号Ck (XCk)波形相反， 而XBi为一与低电压Vss相同的直流信号。对于如图5B内所示的反向操作方 向，Bi为直流信号，而XBi为此交流信号。
在正向功能操作中，当第(j-1)级移位缓存单元Sj4的输出信号Sout (j-1) (具有从tl至t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第三输 入IN3，则会开启第一晶体管M1。接着，增压点N2由高位阶电压脉冲充电， 这将开启第三晶体管M3。将供应频率信号Ck提供至第j级移位缓存单元Sj 的第五输入IN5，开启的晶体管M3会输出第j级移位缓存单元Sj的输出信号 Sout(j)，其中Sout(j)在t2至t3期间为高逻辑准位电压脉冲。另一方面， 第二晶体管M2扮演放电的角色，即是接收第(j+l)级移位缓存单元Sj+1的 Sout(j+l)并让增压点N2放电，如此关闭第三晶体管M3。换言之，第j级移 位缓存单元由第(j-l)级移位缓存单元Sj—!的输出信号Sout(j-l)所设定 (启动)，并且由第(j+l)级移位缓存单元Sj+i的输出信号Sout (j+l)所重置(取 消启动)。图5A内显示第(j-l)、第j和第(j+l)级移位缓存单元Sj-i、 Sj和 Sj+i的Sout (j-l) 、 Sout (j)和Sout (j+1)。
在反向功能操作中，当第(j+1)级移位缓存单元Sj+1的输出信号Sout (j+1) (具有从tl至t2的高位阶电压脉冲)供应至第j级移位缓存单元Sj的第四输 入IN4，则会开启第二晶体管M2。接着，增压点N2由高位阶电压脉冲充电， 这将开启第三晶体管M3。利用供应频率信号Ck至第j级移位缓存单元Sj的第 五输入IN5，开启的晶体管M3输出第j级移位缓存单元Sj的输出信号Sout (j)， 其具有从t2至t3的高位阶电压脉冲。另一方面，第一晶体管M1扮演放电的角色，即是接收第(j-1)级移位缓存单元Sj—!的Sout (j-1)并让增压点N2放电， 如此关闭第三晶体管M3。换言之，第j级移位缓存单元Sj由第(j+l)级移位缓 存单元Sj+1的输出信号Sout(j+l)所设定(启动)，并且由第(j-l)级移位缓存 单元Sj-i的输出信号Sout(j-l)所重置(取消启动)。图5B内显示第(j-l)、第 j和第(j+l)级移位缓存单元Sj—i、 Sj和Sj+1的Sout(j-1)、 Sout(j)和 Sout (j+l)。
根据上述一实施例，移位缓存器具有多个移位缓存单元，此些移位缓存单 元彼此电性串联。每一移位缓存单元都含有一个第一和第二TFT晶体管，其中 第一 TFT晶体管的栅极电耦合至上一个移位缓存单元的输出，第一 TFT晶体管 的源极电耦合至移位缓存单元的增压点，第一TFT晶体管的漏极接收一第一控 制信号。第二 TFT晶体管的栅极电耦合至下一个移位缓存单元的输出、第二 TFT晶体管的漏极电耦合至移位缓存单元的增压点的，第二TFT晶体管的源极 接收极性与第一控制信号相反的第二控制信号。对于这种配置而言，利用变更 第一和第二控制信号的极性，移位缓存单元可在一正向或一反向模式内操作。 因此，所发明的移位缓存器不需要额外的2对2双向控制电路，藉此降低耗电 量和制造成本。此外，在本发明的移位缓存器内无额外的2对2双向控制电路， 可避免输入信号电压下降，提高移位缓存器的信号触发准位，因此移位缓存器 的操作反应更快，移位缓存器则更可靠。
虽然本发明已以一实施例公开如上，但其并非用以限定本发明，任何在本 发明所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作各种 的更动与修改，因此本发明的保护范围当视后附的权利要求书所界定者为准。
权利要求
1.一种双向扫描的移位缓存器，其特征在于，包含一第一控制线，用于提供一第一双向控制信号；一第二控制线，用于提供一第二双向控制信号；一第一频率信号线，用于提供一第一频率信号；一第二频率信号线，用于提供一第二频率信号；一参考线，用于提供一供应电压；以及多级移位缓存单元{Sj}，j＝1，2，...，N，N为一正整数，其中第j级的该移位缓存单元Sj包含一第一输入；一第二输入；一第三输入；一第四输入；一第五输入，其中当j为一奇数时，该第五输入电耦合至该第一频率信号线与该第二频率信号线其中之一，当j为一偶数时电耦合至该第一频率信号线与该第二频率信号线中另一；一第六输入，电耦合至该参考线；一输出，以输出一输出信号；一第一晶体管，具有一栅极，电耦合至该第三输入；一漏极，电耦合至该第一输入；以及一源极，电耦合至一第一节点；一第二晶体管，具有一栅极，电耦合至该第四输入；一漏极，电耦合至该第一节点；以及一源极，电耦合至该第二输入；一第三晶体管，具有一栅极，电耦合至一第二节点，该第二节点电耦合该第一节点；一漏极，电耦合至该第五输入；以及一源极，电耦合至该输出；以及一第四晶体管，具有一栅极，电耦合至一第三节点；一漏极，电耦合至该输出；以及一源极，电耦合至该第六输入，其中第j级的该移位缓存单元{Sj}之间依序电耦合，藉此，该第i级移位缓存单元Si的该第三输入电耦合至该第(i-1)级移位缓存单元Si-1的该输出，来接收其对应的输出信号Sout(i-1)，其中i＝2，3，4，...N，且该第k级移位缓存单元Sk的该第四输入电耦合至该第(k+1)级移位缓存单元Sk+1的该输出，来接收其对应的输出信号Sout(k+1)，其中k＝1，2，3，...(N-1)。
2. 如权利要求1所述的移位缓存器，其特征在于，还包含一第一开始脉 冲输入线，电耦合至第一级的该移位缓存单元Si的该第三输入，以提供第一 级的该移位缓存单元Si的该第三输入一第一开始脉冲。
3. 如权利要求1所述的移位缓存器，其特征在于，还包含一第二开始脉 冲输入线，其电耦合至第N级的该移位缓存单元SN的该第四输入，以提供第N 级的该移位缓存单元SN的该第四输入一第二开始脉冲。
4. 如权利要求1所述的移位缓存器，其特征在于，第j级的该移位缓存 单元Sj还包含一停用电路，用以停用第j级的该移位缓存单元Sj的一输出。
5. 如权利要求1所述的移位缓存器，其特征在于，该第一双向控制信号 与该第二双向控制信号为交流信号，该第一双向控制信号的频率与该第二双向 控制信号的频率一致，该第一双向控制信号的相位则与该第二双向控制信号的 相位反相。
6. 如权利要求5所述的移位缓存器，其特征在于，当j为一奇数时，第 j级的该移位缓存单元Sj的该第一输入和该第二输入分别电耦合至该第一控 制线与该第二控制线，当j为一偶数时，第j级的该移位缓存单元Sj的该第 一输入和该第二输入分别电耦合至该第二控制线与该第一控制线。
7. 如权利要求1所述的移位缓存器，其特征在于，该第一双向控制信号 和该第二双向控制信号是电压值为常数的直流信号，且该第一双向控制信号和 该第二双向控制信号反相。
8. 如权利要求7所述的移位缓存器，其特征在于，第j级的该移位缓存单元Sj的该第一输入和该第二输入分别电耦合至该第一控制线与该第二控制线。
9. 如权利要求1所述的移位缓存器，其特征在于，该第一双向控制信号 以及该第二双向控制信号其中之一为交流信号，另一为直^U言号。
10. 如权利要求1所述的移位缓存器，其特征在于，各个第一频率信号的 频率与该第二频率信号的频率一致，且该第一频率信号与该第二频率信号反 相。
11. 一种双向扫描的移位缓存器，包含多级移位缓存单元"」}， j = 1， 2， ...， N， N为一正整数，其特征在于，第j级的该移位缓存单元Sj包含一第一输入、 一第二输入、 一第三输入、 一第四输入、 一第五输入和一第 六输入；一输出；一第一晶体管，具有一电耦合至该第三输入的栅极、 一电耦合至该第一输 入的漏极以及一电耦合至一第一节点的源极；一第二晶体管，具有一电耦合至该第四输入的栅极、 一电耦合至第一节点 的漏极以及一电耦合至该第二输入的源极；一第三晶体管，具有一栅极，电耦合至一第二节点，该第二节点电耦合该第一节点；一漏极，电耦合至该第五输入；以及一源极，电耦合至该输出；以及一第四晶体管，具有一栅极，电耦合至一第三节点；一漏极，电耦合至该输出；以及一源极，电耦合至该第六输入。
12. 如权利要求ll所述的移位缓存器，其特征在于，第j级的该移位缓 存单元(S」]之间依序电耦合，藉此，第i级的该移位缓存单元Si的该第三输 入电耦合至该第(i-l)级的该移位缓存单元Si-i的该输出，来接收其对应的输 出信号Sout(i-l)，其中i =2， 3, 4，... N，且第k级的该移位缓存单元Sk 的该第四输入电耦合至第(k+l)级的该移位缓存单元Sk+i的该输出OUT,来接 收其对应的输出信号Sout(k+l)，其中k二 1， 2， 3，... (N-l)。
13. 如权利要求12所述的移位缓存器，其特征在于，还包含一第一开始脉冲输入线，电耦合至该第一级的该移位缓存单元S!的该第三输入，以提供第一级的该移位缓存单元Si的该第三输入一第一开始脉冲。
14. 如权利要求12所述的移位缓存器，其特征在于Z还包含一第二开始 脉冲输入线，电耦合至第N级的该移位缓存单元SN的该第四输入，以提供该 第N级的该移位缓存单元SN的该第四输入一第二开始脉冲。
15. 如权利要求12所述的移位缓存器，其特征在于，还包含 一第一控制线，提供一第一双向控制信号；以及 一第二控制线，提供一第二双向控制信号。
16. 如权利要求15所述的移位缓存器，其特征在于，该第一双向控制信 号与该第二双向控制信号为交流信号，该第一双向控制信号的频率与该第二双 向控制信号的频率一致，该第一双向控制信号的相位则与该第二双向控制信号 的相位反相。
17. 如权利要求16所述的移位缓存器，其特征在于，当j为一奇数时， 第j级的该移位缓存单元Sj的第一输入和第二输入分别电耦合至该第一控制 线与该第二控制线，当j为一偶数时，第j级的该移位缓存单元Sj的第一输 入和第二输入分别电耦合至该第二控制线与该第一控制线。
18. 如权利要求15所述的移位缓存器，其特征在于，该第一双向控制信 号和该第二双向控制信号是电压值为常数的直流信号，且该第一双向控制信号 和该第二双向控制信号反相。
19. 如权利要求18所述的移位缓存器，其特征在于，第j级的该移位缓 存单元Sj的第一输入和第二输入分别电耦合至该第一控制线与该第二控制 线。
20. 如权利要求15所述的移位缓存器，其特征在于，该第一双向控制信 号以及该第二双向控制信号其中之一为交流信号，另一则为直流信号。
21. 如权利要求15所述的移位缓存器，其特征在于，还包含一用于提供 一第一频率信号的第一频率信号线，以及一用于提供一第二频率信号的第二频 率信号线，并且其中当j为一奇数时，第j级的该移位缓存单元Sj的第五输 入电耦合至该第一频率信号线和该第二频率信号线其中之一，当j为一偶数 时，第j级的该移位缓存单元Sj的第五输入电耦合至该第一频率信号线和该第二频率信号线的另一。
22. 如权利要求21所述的移位缓存器，其特征在于，各个第一频率信号 的频率与该第二频率信号的频率一致，且该第一频率信号与该第二频率信号反 相。 >
23. 如权利要求12所述的移位缓存器，其特征在于，还包含一参考线， 电耦合至各第j级的该移位缓存单元Sj的该第六输入，以提供供应电压予各 第j级的该移位缓存单元Sj的该第六输入。
24. 如权利要求12所述的移位缓存器，其特征在于，第j级的该移位缓 存单元Sj还包含一停用电路，以停用j级的该移位缓存单元Sj的输出。
25. 如权利要求ll所述的移位缓存器，其特征在于，该第一晶体管、该 第二晶体管、该第三晶体管以及该第四晶体管分别包含一薄膜场效晶体管。
26. —种双向扫描的移位缓存器，其特征在于，包含多级移位缓存单元 {Sj}， j = 1, 2， .... N， N为一正整数，其中第j级的该移位缓存单元Sj 包含一第一输入，以接收一第一双向控制信号以及一第二双向控制信号其中之一第二输入，以接收该第一双向控制信号以及一该二双向控制信号的另一第三输入； 一第四输入；一第五输入，以接收一频率信号； 一第六输入，以接收一供应电压；以及一输出，以输出一输出信号Sout(j)，其中该些移位缓存单元(Sj)之间依 序电耦合，藉此，第i级的该移位缓存单元Si的该第三输入电耦合至第(i-1) 级的该移位缓存单元Si—i的该输出，来接收其对应的输出信号Sout(i-l)，其 中i 二2， 3, 4，... N，且第k级的该移位缓存单元Sk的该第四输入电耦合至 该第(k+l)级的该移位缓存单元Sk+1的该输出，来接收其对应的输出信号 Sout(k+l)，其中k^1， 2， 3，... (N—1)。
27. 如权利要求26所述的移位缓存器，其特征在于，还包含一第一开始 脉冲输入线，电耦合至该第一级的该移位缓存单元Si的该第三输入，以提供一第一开始脉冲予该第三输入。
28. 如权利要求26所述的移位缓存器，其特征在于，还包含一第二开始 脉冲输入线，电耦合至该第N级的该移位缓存单元SN的第四输入，以提供第N 级的该移位缓存单元SN的第四输入一第二开始脉冲。
29. 如权利要求26所述的移位缓存器，其特征在于，进一步包含一第一控制线，用于提供该第一双向控制信号；以及一第二控制线，用于提供该第二双向控制信号。
30. 如权利要求29所述的移位缓存器，其特征在于，该第一双向控制信 号和该第二双向控制信号反相。
31. 如权利要求26所述的移位缓存器，其特征在于，还包含一用于提供 一第一频率信号的第一频率信号线，以及一用于提供一第二频率信号的第二频 率信号线，并且其中当j为一奇数时，第j级的该移位缓存单元该Sj的第五 输入电耦合至该第一频率信号线和该第二频率信号线其中之一，当j为一偶数 时，电耦合至该第一频率信号线和该第二频率信号线另一。
32. 如权利要求26所述的移位缓存器，其特征在于，还包含一参考线， 电耦合至各第j级的该移位缓存单元Sj的该第六输入来提供供应电压。
33. 如权利要求26所述的移位缓存器，其特征在于，第j级的该移位缓 存单元Sj还包含一第一晶体管，具有 一栅极，电耦合至该第三输入 一漏极，电耦合至该第一输入 一源极，电耦合至一第一节点一第二晶体管，具有一栅极，电耦合至该第四输入 一漏极，电耦合至该第一节点 一源极，电耦合至该第二输入一第三晶体管，具有' 一栅极，电耦合至一第二节点， 一漏极，电耦合至该第五输入； 一源极，电耦合至该输出；以及以及以及该第二节点电耦合该第一节点； 以及一第四晶体管，具有一栅极，电耦合至一第三节点；一漏极，电耦合至该输出；以及一源极，电耦合至该第六输入。
34.如权利要求33所述的移位缓存器，其特征在于，该第一晶体管、该 第二晶体管、该第三晶体管以及该第四晶体管分别包含一薄膜场效晶体管。
全文摘要
本发明公开了一种双向扫描的移位缓存器包括多级移位缓存单元{S_j}，j＝1，2，…，N，N为一正整数，第j移位缓存单元{S_j)具有第一晶体管、第二晶体管、第三晶体管第四晶体管、输出，其中各级移位缓存单元具有第一输入、第二输入、第三输入、第四输入、第五输入和一第六输入。第一晶体管的栅极电耦合至第三输入，漏极电耦合至第一输入第二晶体管的栅极电耦合至第四输入，源极电耦合至第二输入。第三晶体管的漏极电耦合至第五输入，源极电耦合至输出。第四晶体管的漏极电耦合至输出源极电耦合至第六输入。
文档编号G09G3/36GK101515446SQ20091012846
公开日2009年8月26日 申请日期2009年3月19日 优先权日2008年9月17日
发明者刘匡祥, 刘圣超, 林明田, 陈振铭 申请人:友达光电股份有限公司