驱动电路的制作方法

专利名称：驱动电路的制作方法
技术领域：
本发明是有关于一种驱动电路，尤指一种应用于一液晶显示面板中的一源极驱 动电路(source driver)，该源极驱动电路能够有效地降低耗电量、发热量以及电磁干扰 (electromagnetic interfererce，EMI)。
背景技术：
图1所绘示的为已知技术中应用于一液晶显示面板中的一源极驱动电路100的简 化方块示意图。如图1所示，源极驱动电路100包含有一数据逻辑单元102以及一栓锁 (latch)单元104。在已知技术中，由于RGB数据信号是不断地从数据逻辑单元102传送到 栓锁单元104，当源极驱动电路需要的通道(channel)数目愈来愈多，从数据逻辑单元102 到栓锁单元104的数据信号传输路径就会愈长，负载也就随之变得更重；另外，由于高分辨 率与降低成本的需求，需要的操作频率也愈来愈高。这些因素都会导致操作电流的升高， 导致源极驱动电路100的耗电量、发热量以及电磁干扰(electromagnetic interference, EMI)变得更大，以及寿命变得更短。举例来说，如果数据逻辑单元102所接收的数字数据 信号是6位的RGB数据信号，而且是RGB数据信号分开判断，则假设该笔数字数据信号S是 111111，而前一笔数字数据信号是000000，那么在第一数据逻辑单元202以及栓锁单元204 之间的数据信号传输路径上的数据信号的总转态次数就是6次。总转态次数愈多，源极驱 动电路100的耗电量、发热量以及电磁干扰也会变得愈大。

发明内容
有鉴于此，本发明的目的之一在于提供一种能够有效地降低耗电量、发热量以及 电磁干扰(electromagnetic interference, EMI)的驱动电路，以解决上述的问题。依据本发明的一个方面，其揭露一种驱动电路，该驱动电路包含有一第一数据逻 辑单元、一栓锁(latch)单元以及一判断单元。该第一数据逻辑单元用来接收至少一笔N 位的数字数据信号以及一第一控制信号，并依据该第一控制信号来选择性地反相该笔N位 的数字数据信号以产生一笔第一数字输出数据信号；该栓锁单元耦接于该第一数据逻辑单 元，用来接收该笔第一数字输出数据信号以及一第二控制信号，并依据该第二控制信号来 选择性地设定所输出的一笔第二数字输出数据信号是否反相于该笔第一数字输出数据信 号；以及该判断单元耦接于该第一数据逻辑单元与该栓锁单元，用来接收该笔N位的数字 数据信号以及判断该笔N位的数字数据信号相较于前一笔N位的数字数据信号的一转态次 数，并依据该转态次数来输出该第一控制信号以及该第二控制信号。依据本发明的另一个方面，其揭露一种驱动电路，该驱动电路包含有一第一数据 逻辑单元、一第二数据逻辑单元、一栓锁(latch)单元、一第一判断单元以及一第二判断单 元。该第一数据逻辑单元用来接收至少一笔N位的数字数据信号以及一第一控制信号，并 且依据该第一控制信号来选择性地反相该笔N位的数字数据信号以产生一笔第一数字输 出数据信号；该第二数据逻辑单元用来接收该笔第一数字输出数据信号以及一第二控制信号，并且依据该第二控制信号来选择性地反相该笔第一数字输出数据信号以产生一笔第二 数字输出数据信号；该栓锁单元耦接于该第二数据逻辑单元，并且用来接收该笔第二数字 输出数据信号以及一第三控制信号，以及依据该第三控制信号来选择性地设定所输出的一 第三数字输出数据信号是否反相于该笔第二数字输出数据信号；该第一判断单元耦接于该 第一数据逻辑单元，并且用来接收该笔N位的数字数据信号以及判断该笔N位的数字数据 信号相较于前一笔N位的数字数据信号的一转态次数，以及依据该转态次数来输出该第一 控制信号以及一第四控制信号；以及该第二判断单元耦接于该第二数据逻辑单元、该第一 判断单元以及该栓锁单元，并且用来接收该笔N位的数字数据信号与该第四控制信号，以 及依据该第四控制信号来选择性地将该第四控制信号设定为该第三控制信号或者判断该 笔N位的数字数据信号相较于前一笔N位的数字数据信号的该转态次数来设定该第二控制 信号与该第三控制信号。综上所述，本发明所揭露的驱动电路可以在数据逻辑单元以及栓锁单元之间的数 据信号传输路径上减少数据信号的总转态次数，因此，本发明所揭露的驱动电路能够有效 地降低耗电量、发热量以及电磁干扰(electromagnetic interference，EMI)。


图1所绘示的为已知技术中应用于一液晶显示面板中的一源极驱动电路的简化 方块示意图。图2所绘示的为依据本发明的一第一实施例的应用于一液晶显示面板中的一源 极驱动电路的简化方块示意图。图3所绘示的为依据本发明的一第二实施例的应用于一液晶显示面板中的一源 极驱动电路的简化方块示意图。图4所绘示的为依据本发明的一第三实施例的应用于一液晶显示面板中的一源 极驱动电路的简化方块示意图。[主要元件标号说明]100源极驱动电路102数据逻辑单元104栓锁单元200源极驱动电路202第一数据逻辑单元204栓锁单元206判断单元210源极驱动电路芯片300源极驱动电路302第一数据逻辑单元304栓锁单元306判断单元308第二数据逻辑单元310源极驱动电路芯片400源极驱动电路402第一数据逻辑单元403第二数据逻辑单元404栓锁单元406第一判断单元408第二判断单元410源极驱动电路芯片
具体实施例方式
在本说明书以及上述的申请专利范围当中使用了某些词汇来指称特定的元件，而本领域技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本说明书 及上述的申请专利范围并不以名称的差异来作为区分元件的方式，而是以元件在功能上的 差异来作为区分的准则，在通篇说明书及上述的请求项当中所提及的「包含有」为一开放式 的用语，故应解释成「包含有但不限定于」，此外，「耦接」一词在此是包含有任何直接及间接 的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可以 直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。请参考图2，图2所绘示的为依据本发明的一第一实施例的应用于一液晶显示面 板中的一源极驱动电路200的简化方块示意图。如图2所示，源极驱动电路200包含有一 第一数据逻辑单元202、一栓锁(latch)单元204以及一判断单元206。第一数据逻辑单元 202用来接收至少一笔N位的数字数据信号S以及一第一控制信号Cl，并依据第一控制信 号Cl来选择性地反相该笔N位的数字数据信号以产生一笔第一数字输出数据信号Sl ；栓 锁单元204耦接于第一数据逻辑单元202，用来接收该笔第一数字输出数据信号Sl以及一 第二控制信号C2，并依据第二控制信号C2来选择性地设定所输出的一笔第二数字输出数 据信号S2是否反相于该笔第一数字输出数据信号Sl ；以及判断单元206耦接于第一数据 逻辑单元202与栓锁单元204，用来接收该笔N位的数字数据信号以及判断该笔N位的数字 数据信号S相较于前一笔N位的数字数据信号的转态次数，并依据转态次数来输出第一控 制信号Cl以及第二控制信号C2，在此请注意，第一控制信号Cl以及该第二控制信号C2可 以为相同的逻辑信号(例如1)，也可以是不相同的逻辑信号(例如1以及0)。其中，当第 一控制信号Cl触发第一数据逻辑单元202时，第一数据逻辑单元202会将该笔N位的数字 数据信号反相以作为该笔第一数字输出数据信号Sl ；并且当第二控制信号C2触发栓锁单 元204时，栓锁单元204所输出的该笔第二数字输出数据信号S2是与该笔第一数字输出数 据信号Sl反相，换句话说，就是将该笔N位的数字数据信号S用来作为该笔第二数字输出 数据信号S2 ；以及当转态次数大于N/2时，判断单元206就会触发第一控制信号Cl与第二 控制信号C2。此外，请注意第一数据逻辑单元202、栓锁单元204以及判断单元206被设置 于一源极驱动电路芯片(source driver chip)210中。举例来说，如果第一数据逻辑单元202所接收的数字数据信号是6位的RGB数 据信号，而且是RGB数据信号分开判断，则假设该笔数字数据信号S是111100，而前一笔 数字数据信号是110011，因此，判断单元206会判断该笔数字数据信号S相较于前一笔数 字数据信号的一转态次数等于4 (也就是大于3)，并且判断单元206就会触发第一控制信 号Cl与第二控制信号C2，而当第一控制信号Cl触发第一数据逻辑单元202时，第一数据 逻辑单元202会将该笔数字数据信号S(IlllOO)反相以作为该笔第一数字输出数据信号 Sl (000011)，如此一来，在第一数据逻辑单元202以及栓锁单元204之间的数据信号传输路 径上的数据信号的总转态次数就可以从4次降低为2次；并且当第二控制信号C2触发栓 锁单元204时，栓锁单元204所输出的该笔第二数字输出数据信号S2 (111100)是与该笔第 一数字输出数据信号Sl (000011)反相，换句话说，就是将该笔数字数据信号S(IlllOO)用 来作为该笔第二数字输出数据信号S2(111100)，亦即将栓锁单元204所输出的信号还原为 该笔数字数据信号S(IlllOO)。此外，如果是RGB数据信号一起判断，则第一数据逻辑单元 202所接收的数字数据信号就会变成18位的数据信号，换句话说，当判断单元206判断该笔 数字数据信号S相较于前一笔数字数据信号的一转态次数大于9时，判断单元206才会触发第一控制信号Cl与第二控制信号C2。如此一来，就可以在第一数据逻辑单元202以及栓锁单元204之间的数据信号传 输路径上减少数据信号的总转态次数，因此本发明所揭露的驱动电路200可以有效地降低 耗电量、发热量以及电磁干扰(electromagnetic interference，EMI)。此外，如果第一数据 逻辑单元202所接收的数字数据信号是6位、2个总线(亦即2个像素)的RGB数据信号， 而且是RGB数据信号分开判断，则驱动电路芯片210会有36条信号线用来传输RGB数据信 号以及6条信号线用来传输第一控制信号Cl以及第二控制信号C2 ；如果是RGB数据信号 一起判断，则驱动电路芯片210会有36条信号线用来传输RGB数据信号以及1条信号线用 来传输第一控制信号Cl以及第二控制信号C2。在此请注意，上述的实施例仅作为本发明的 举例说明，而不是本发明的限制条件，举例来说，上述的RGB数据信号的位数以及总线数量 均可以依据各种不同的设计需求而改变。请参考图3，图3所绘示的为依据本发明的一第二实施例的应用于一液晶显示面 板中的一源极驱动电路300的简化方块示意图。如图3所示，源极驱动电路300包含有一 第一数据逻辑单元302、一栓锁(latch)单元304、一判断单元306以及一第二数据逻辑单 元308。第一数据逻辑单元302用来接收至少一笔N位的数字数据信号S以及一第一控制 信号Cl，并依据第一控制信号Cl来选择性地反相该笔N位的数字数据信号以产生一笔第 一数字输出数据信号Sl ；栓锁单元304耦接于第一数据逻辑单元302，用来接收该笔第一数 字输出数据信号Sl以及一第二控制信号C2，并依据第二控制信号C2来选择性地设定所输 出的一笔第二数字输出数据信号S2是否反相于该笔第一数字输出数据信号Sl ；以及判断 单元306耦接于第一数据逻辑单元302与栓锁单元304，用来接收该笔N位的数字数据信 号以及判断该笔N位的数字数据信号S相较于前一笔N位的数字数据信号的一转态次数， 并依据转态次数来输出第一控制信号Cl以及第二控制信号C2，在此请注意，第一控制信号 Cl以及该第二控制信号C2可以为相同的逻辑信号(例如1)，也可以是不相同的逻辑信号 (例如1以及0)。第二数据逻辑单元308耦接于第一数据逻辑单元302与该栓锁单元304 之间，并且用来接收并输出该笔第一数字输出数据信号Si。其中，当第一控制信号Cl触发 第一数据逻辑单元302时，第一数据逻辑单元302会将该笔N位的数字数据信号反相以作 为该笔第一数字输出数据信号Sl ；并且当第二控制信号C2触发栓锁单元304时，栓锁单元 304所输出的该笔第二数字输出数据信号S2是与该笔第一数字输出数据信号Sl反相，换 句话说，就是将该笔N位的数字数据信号S用来作为该笔第二数字输出数据信号S2 ；当转 态次数大于N/2时，判断单元306就会触发第一控制信号Cl与第二控制信号C2。此外，请 注意第二数据逻辑单元308与栓锁单元304被设置于应用于一源极驱动电路芯片(source driver chip) 310中，并且第一数据逻辑单元302以及判断单元306是外接于源极驱动电路 芯片310。举例来说，如果第一数据逻辑单元302所接收的数字数据信号是6位的RGB数据 信号，而且是RGB数据信号分开判断，假设该笔数字数据信号S是111100，而前一笔数字数 据信号是110011，因此，判断单元306会判断该笔数字数据信号S相较于前一笔数字数据 信号的一转态次数等于4 (也就是大于3)，并且判断单元306就会触发第一控制信号Cl与 第二控制信号C2，而当第一控制信号Cl触发第一数据逻辑单元302时，第一数据逻辑单元 302会将该笔数字数据信号S(IlllOO)反相以作为该笔第一数字输出数据信号Sl (000011)并且输出到第二数据逻辑单元308，而第二数据逻辑单元308再将该笔第一数字输出数据 信号Sl(OOOOll)输出到栓锁单元304，如此一来，在第一数据逻辑单元302以及栓锁单元 304之间的数据信号传输路径上的数据信号的总转态次数就可以从4次降低为2次；并且 当第二控制信号C2触发栓锁单元304时，栓锁单元304所输出的该笔第二数字输出数据信 号S2 (111100)是与该笔第一数字输出数据信号Sl (000011)反相，换句话说，就是将该笔数 字数据信号S(IlllOO)用来作为该笔第二数字输出数据信号S2(111100)，亦即将栓锁单元 304所输出的信号还原为该笔数字数据信号S(IlllOO)。此外，如果是RGB数据信号一起 判断，则第一数据逻辑单元302所接收的数字数据信号就会变成18位的数据信号，换句话 说，当判断单元306判断该笔数字数据信号S相较于前一笔数字数据信号的转态次数大于 9时，判断单元306才会触发第一控制信号Cl与第二控制信号C2。如此一来，就可以在第二数据逻辑单元308以及栓锁单元304之间的数据信号传 输路径上减少数据信号的总转态次数。因此，本发明所揭露的驱动电路300可以有效地降 低耗电量、发热量以及电磁干扰(electromagnetic interference，EMI)。此外，如果第一 数据逻辑单元302所接收的数字数据信号是6位、2个总线(亦即2个像素)的RGB数据信 号，而且是RGB数据信号分开判断，则驱动电路芯片310会有36条信号线用来传输RGB数 据信号以及6条信号线用来传输第一控制信号Cl以及第二控制信号C2 ；如果是RGB数据 信号一起判断，则驱动电路芯片310会有36条信号线用来传输RGB数据信号以及1条信号 线用来传输第一控制信号Cl以及第二控制信号C2。在此请注意，上述的实施例仅作为本发 明的举例说明，而不是本发明的限制条件，举例来说，上述的RGB数据信号的位数以及总线 数量均可以依据各种不同的设计需求而改变。请参考图4，图4所绘示的为依据本发明的一第三实施例的应用于一液晶显示面 板中的一源极驱动电路400的简化方块示意图。如图4所示，源极驱动电路400包含有一 第一数据逻辑单元402、一第二数据逻辑单元403、一栓锁(latch)单元404、一第一判断单 元406以及一第二判断单元408。在此请注意，第二数据逻辑单元403、栓锁单元404以及 第二判断单元408是设置于一源极驱动电路芯片(source driver chip) 410中，而源极驱 动电路芯片410是与本发明的第一实施例中的源极驱动电路芯片210相同，为简洁起见，在 此不多加赘述。在本实施例中，第一数据逻辑单元402以及第一判断单元406是外接于源 极驱动电路芯片410，并且第一数据逻辑单元402以及第一判断单元406的功能与本发明的 第二实施例中的第一数据逻辑单元302以及判断单元306相同，因此，在源极驱动电路400 中可以选择利用源极驱动电路芯片410中的第二数据逻辑单元403以及第二判断单元408 来进行与本发明的第一实施例相同的操作，或者是利用外接于源极驱动电路芯片410的第 一数据逻辑单元402以及第一判断单元406来进行与本发明的第二实施例相同的操作，同 样地，源极驱动电路400也可以在第二数据逻辑单元403以及栓锁单元404之间的数据信 号传输路径上减少数据信号的总转态次数，因此本发明所揭露的驱动电路400也能够有效 地降低耗电量、发热量以及电磁干扰。举例来说，第一数据逻辑单元402用来接收至少一笔N位的数字数据信号S以及 一第一控制信号Cl，并且依据第一控制信号Cl来选择性地反相该笔N位的数字数据信号 S以产生一笔第一数字输出数据信号Sl ；第二数据逻辑单元403耦接于第一数据逻辑单元 402，以及用来接收该笔第一数字输出数据信号Sl以及一第二控制信号C2，并且依据第二控制信号C2来选择性地反相该笔第一数字输出数据信号Sl以产生一笔第二数字输出数据 信号S2 ；栓锁单元404耦接于第二数据逻辑单元403，并且用来接收该笔第二数字输出数据 信号S2以及一第三控制信号C3，以及依据第三控制信号C3来选择性地设定所输出的一第 三数字输出数据信号S3是否反相于该笔第二数字输出数据信号S2 ；第一判断单元406耦 接于第一数据逻辑单元402，并且用来接收该笔N位的数字数据信号S以及判断该笔N位 的数字数据信号S相较于前一笔N位的数字数据信号的一转态次数，以及依据该转态次数 来输出第一控制信号Cl以及一第四控制信号C4，在此请注意，第一控制信号Cl以及第四 控制信号C4可以是相同的逻辑信号(例如1)，也可以是不相同的逻辑信号(例如1以及 0)；以及第二判断单元408耦接于第二数据逻辑单元403、第一判断单元406以及栓锁单元 404，并且用来接收该笔N位的数字数据信号S与第四控制信号C4，以及依据第四控制信号 C4来选择性地将第四控制信号C4设定为第三控制信号C3或者判断该笔N位的数字数据信 号S相较于前一笔N位的数字数据信号的该转态次数来设定第二控制信号C2以及第三控 制信号C3，在此请注意，第二控制信号C2以及第三控制信号C3可以是相同的逻辑信号(例 如1)，也可以是不相同的逻辑信号(例如1以及0)。其中，当第一控制信号Cl触发第一数 据逻辑单元402时，第一数据逻辑单元402会将该笔N位的数字数据信号S反相以作为该 笔第一数字输出数据信号Sl ；当第二控制信号C2触发第二数据逻辑单元403时，第二数据 逻辑单元403会将该笔第一数字输出数据信号Sl反相以作为该笔第二数字输出数据信号 S2 ；当第三控制信号C3触发栓锁单元404时，栓锁单元404所输出的第三数字输出数据信 号S3是与该笔第二数字输出数据信号S2反相；当第一判断单元406判断该转态次数大于 N/2时，第一判断单元406就会触发第一控制信号Cl与第四控制信号C4，且第四控制信号 C4就会触发第二判断单元408将第四控制信号C4设定为第三控制信号C3 ；以及当第一判 断单元406判断该转态次数不大于N/2时，栓锁单元404不会被第三控制信号S3所触发。 此外，第一判断单元406可以另接收一第五控制信号C5，并依据第五控制信号C5而选择性 地致能(enabled)或失能(disabled)。当第一判断单元406依据第五控制信号C5而失能 时，第二判断单元408就可以用来判断该笔N位的数字数据信号S相较于前一笔N位的数 字数据信号的该转态次数来设定第二控制信号C2以及第三控制信号C3。综上所述，本发明所揭露的驱动电路可以在数据逻辑单元以及栓锁单元之间的数 据信号传输路径上减少数据信号的总转态次数，因此，本发明所揭露的驱动电路能够有效 地降低耗电量、发热量以及电磁干扰。以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与 修饰，皆应属本发明的涵盖范围。
权利要求
1.一种驱动电路，包含有一第一数据逻辑单元，用来接收至少一笔N位的数字数据信号以及一第一控制信号， 并且依据该第一控制信号来选择性地反相该笔N位的数字数据信号以产生一笔第一数字 输出数据信号；一栓锁单元，耦接于该第一数据逻辑单元，并且用来接收该笔第一数字输出数据信号 以及一第二控制信号，以及依据该第二控制信号来选择性地设定所输出的一笔第二数字输 出数据信号是否反相于该笔第一数字输出数据信号；以及一判断单元，耦接于该第一数据逻辑单元与该栓锁单元，并且用来接收该笔N位的数 字数据信号以及判断该笔N位的数字数据信号相较于前一笔N位的数字数据信号的一转态 次数，以及依据该转态次数来输出该第一控制信号以及该第二控制信号。
2.根据权利要求1所述的驱动电路，其中当该第一控制信号触发该第一数据逻辑单元 时，该第一数据逻辑单元将该笔N位的数字数据信号反相以作为该笔第一数字输出数据信 号；当该第二控制信号触发该栓锁单元时，该栓锁单元所输出的该笔第二数字输出数据信 号是与该笔第一数字输出数据信号反相；以及当该转态次数大于N/2时，该判断单元触发 该第一控制信号以及该第二控制信号。
3.根据权利要求1所述的驱动电路，其中该第一数据逻辑单元、该栓锁单元以及该判 断单元被设置于应用于一液晶显示面板中的一源极驱动电路芯片中。
4.根据权利要求1所述的驱动电路，其还包含有一第二数据逻辑单元，耦接于该第一数据逻辑单元与该栓锁单元之间，并且用来接收 并输出该笔第一数字输出数据信号；其中该第二数据逻辑单元与该栓锁单元被设置于应用于一液晶显示面板中的一源极 驱动电路芯片中，以及该第一数据逻辑单元与该判断单元外接于该源极驱动电路芯片。
5.根据权利要求1所述的驱动电路，其中该第一控制信号以及该第二控制信号为相同 的逻辑信号。
6.根据权利要求1所述的驱动电路，其中该第一控制信号以及该第二控制信号为不相 同的逻辑信号。
7.—种驱动电路，包含有一第一数据逻辑单元，用来接收至少一笔N位的数字数据信号以及一第一控制信号， 并且依据该第一控制信号来选择性地反相该笔N位的数字数据信号以产生一笔第一数字 输出数据信号；一第二数据逻辑单元，耦接于该第一数据逻辑单元，用来接收该笔第一数字输出数据 信号以及一第二控制信号，并且依据该第二控制信号来选择性地反相该笔第一数字输出数 据信号以产生一笔第二数字输出数据信号；一栓锁单元，耦接于该第二数据逻辑单元，并且用来接收该笔第二数字输出数据信号 以及一第三控制信号，以及依据该第三控制信号来选择性地设定所输出的一第三数字输出 数据信号是否反相于该笔第二数字输出数据信号；一第一判断单元，耦接于该第一数据逻辑单元，并且用来接收该笔N位的数字数据信 号以及判断该笔N位的数字数据信号相较于前一笔N位的数字数据信号的一转态次数，以 及依据该转态次数来输出该第一控制信号以及一第四控制信号；以及一第二判断单元，耦接于该第二数据逻辑单元、该第一判断单元以及该栓锁单元，并且 用来接收该笔N位的数字数据信号与该第四控制信号，以及依据该第四控制信号来选择性 地将该第四控制信号设定为该第三控制信号或者判断该笔N位的数字数据信号相较于前 一笔N位的数字数据信号的该转态次数来设定该第二控制信号以及该第三控制信号。
8.根据权利要求7所述的驱动电路，其中当该第一控制信号触发该第一数据逻辑单元 时，该第一数据逻辑单元将该笔N位的数字数据信号反相以作为该笔第一数字输出数据信 号；当该第二控制信号触发该第二数据逻辑单元时，该第二数据逻辑单元将该笔第一数字 输出数据信号反相以作为该笔第二数字输出数据信号；当该第三控制信号触发该栓锁单元 时，该栓锁单元所输出的该第三数字输出数据信号是与该笔第二数字输出数据信号反相； 当该第一判断单元判断该转态次数大于N/2时，该第一判断单元触发该第一控制信号与该 第四控制信号，且该第四控制信号触发该第二判断单元将该第四控制信号设定为该第三控 制信号；以及当该第一判断单元判断该转态次数不大于N/2时，该栓锁单元不会被该第三 控制信号所触发。
9.根据权利要求7所述的驱动电路，其中该第一判断单元还接收一第五控制信号，并 依据该第五控制信号而选择性地致能或失能。
10.根据权利要求7所述的驱动电路，其中该第二数据逻辑单元、该栓锁单元与该第二 判断单元被设置于应用于一液晶显示面板中的一源极驱动电路芯片芯片中，以及该第一数 据逻辑单元与该第一判断单元外接于该源极驱动电路芯片。
11.根据权利要求7所述的驱动电路，其中该第一控制信号以及该第四控制信号为相 同的逻辑信号。
12.根据权利要求7所述的驱动电路，其中该第一控制信号以及该第四控制信号为不 相同的逻辑信号。
13.根据权利要求7所述的驱动电路，其中该第二控制信号以及该第三控制信号为相 同的逻辑信号。
14.根据权利要求7所述的驱动电路，其中该第二控制信号以及该第三控制信号为不 相同的逻辑信号。
全文摘要
一种驱动电路，包含有一第一数据逻辑单元、一栓锁单元以及一判断单元。该第一数据逻辑单元用来接收至少一数字数据信号及一第一控制信号，依据该第一控制信号来选择性地反相该数字数据信号以产生一第一数字输出数据信号；该栓锁单元用来接收该第一数字输出数据信号以及一第二控制信号，依据该第二控制信号来选择性地设定所输出的一第二数字输出数据信号是否反相于该第一数字输出数据信号；该判断单元用来接收该数字数据信号及判断该数字数据信号相较于前一数字数据信号的一转态次数，并依据该转态次数输出该第一控制信号及该第二控制信号。
文档编号G09G3/20GK102044203SQ20091017978
公开日2011年5月4日 申请日期2009年10月19日 优先权日2009年10月19日
发明者叶松铫, 吴文琦 申请人:奕力科技股份有限公司