专利名称：驱动电路的制作方法
技术领域：
本发明涉及一种驱动电路，尤其是涉及一种应用于一液晶显示面板中的
一栅极驱动电路(gate driver ),该栅极驱动电路能够降低所需要的高压元 件(亦即电压电平转换器)的数量，以缩小面积。
背景技术：
请参考图1,图l示出了已知技术中应用于一液晶显示面板中的一栅极 驱动电路(gate driver) 100的简化方块示意图。如图1所示，栅极驱动电 路100包含有 一解码器IOI、多个电压移位器102以及多个输出级103, 其中，多条栅极线Gl ~ Gm中的每一条栅极线都需要有一个对应的电压移位 器102,而电压移位器102中所包含的多个元件大部分都是高压元件，因此 已知技术中的栅极驱动电路100的面积一般而言都会很大，很难降低。
请参考图2,图2示出了美国专利公开案号第20070103346号中应用于 一液晶显示面板的栅极驱动电路中的一矩阵解码器200的简化方块示意图。 矩阵解码器200的原理主要在于利用二维矩阵式解码的方式，来减少所需要 的高压元件(亦即电压移位器)的数量。然而，随着目前液晶显示面板的尺 寸日趋增大，栅极线的数量也越来越多，因此上述的已知技术已经无法满足 目前液晶显示面板产业界的需求。
发明内容
有鉴于此，本发明的目的之一在于提供一种能够降低所需要的高压元件 (亦即电压电平转换器)的数量，以缩小面积的驱动电路，以解决上迷的问 题。
依据本发明的权利要求，其披露一种驱动电路，该驱动电路包含有Z 个第一电压电平转换单元、B个第二电压电平转换单元、 一第一矩阵解码单 元、C个第三电压电平转换单元、D个第四电压电平转换单元、 一第二矩阵 解码单元以及一第三矩阵解码单元。该Z个第一电压电平转换单元用于分别接收Z个第一低压数字输入信号其中之一，并依据该Z个第一低压数字输入
信号来产生Z个第一高压数字输入信号；该B个第二电压电平转换单元用于 分别接收B个第二低压数字输入信号其中之一，并依据该B个第二低压数字 输入信号来产生B个第二高压数字输入信号；该第一矩阵解码单元耦接于该 Z个第一电压电平转换单元与该B个第二电压电平转换单元，并且用于接收 该Z个第一高压数字输入信号与该B个第二高压数字输入信号，并依据该Z 个第一高压数字输入信号与该B个第二高压数字输入信号来产生(ZxB)个 第一高压数字输出信号；该C个第三电压电平转换单元用于分别接收C个第 三低压数字输入信号其中之一，并依据该C个第三低压数字输入信号来产生 C个第三高压数字输入信号；该D个第四电压电平转换单元用于分别接收D 个第四低压数字输入信号其中之一，并依据该D个第四低压数字输入信号来 产生D个第四高压数字输入信号；该第二矩阵解码单元耦接于该C个第三电 压电平转换单元与该D个第四电压电平转换单元，并且用于接收该C个第三 高压数字输入信号与该D个第四高压数字输入信号，并依据该C个第三高压 数字输入信号与该D个第四高压数字输入信号来产生(CxD)个第二高压数 字输出信号；以及该第三矩阵解码单元耦接于该第一矩阵解码单元与该第二 矩阵解码单元，并且用于接收该(ZxB)个第一高压数字输出信号与该(C xD)个第二高压数字输出信号，并依据该(ZxB)个第一高压数字输出信 号与该(CxD)个第二高压数字输出信号来产生(ZxB) x (CxD)个第三 高压数字输出信号。
依据本发明的权利要求，其披露一种驱动电路，该驱动电路包含有Z 个第一电压电平转换单元、B个第二电压电平转换单元、 一第一矩阵解码单 元、 一矩阵解码模块以及一第三矩阵解码单元。该Z个第一电压电平转换单 元用于分别接收Z个第一低压数字输入信号其中之一，并依据该Z个第一低 压数字输入信号来产生Z个第一高压数字输入信号；该B个第二电压电平转 换单元用于分别接收B个第二低压数字输入信号其中之一，并依据该B个第 二低压数字输入信号来产生B个第二高压数字输入信号；该第一矩阵解码单 元耦接于该Z个第一电压电平转换单元与该B个第二电压电平转换单元，并 且用于接收该Z个第一高压数字输入信号与该B个第二高压数字输入信号， 并依据该Z个第一高压数字输入信号与该B个第二高压数字输入信号来产生 (ZxB)个第一高压数字输出信号；该多组第三电压电平转换单元中的每一组第三电压电平转换单元用于接收多个第三低压数字输入信号其中之一，并 依据该多个第三低压数字输入信号来产生多个第三高压数字输入信号；该矩 阵解码模块用于产生(CxD)个第二高压数字输出信号，并且该矩阵解码模 块包含有多个第二矩阵解码单元，而每一个第二矩阵解码单元依据多个第一 输入信号与多个第二输入信号来产生多个输出信号，该多个输出信号的个数 等于该多个第 一输入信号的个数与该多个第二输入信号的个数的乘积，该多 个第一输入信号为一相邻第二矩阵解码单元的输出或该多组第三电压电平 转换单元中其中 一组第三电压电平转换单元的输出，以及该多个第二输入信 号为一相邻第二矩阵解码单元的输出或该多组第三电压电平转换单元中其 中一组第三电压电平转换单元，该多组第三电压电平转换单元中每一组第三
电压电平转换单元的个数的乘积等于(CxD);以及该第三矩阵解码单元耦 接于该第一矩阵解码单元与该矩阵解码模块，并且用于接收该(ZxB)个第 一高压数字输出信号与该(OD)个第二高压数字输出信号，并依据该(Z xB)个第一高压数字输出信号与该(CxD)个第二高压数字输出信号来产 生(ZxB) x (CxD)个第三高压数字输出信号。
依据本发明的权利要求，其披露一种驱动电路，该驱动电路包含有多 组第一电压电平转换单元、 一第一矩阵解码模块、多组第二电压电平转换单 元、 一第二矩阵解码模块以及一第三矩阵解码单元。该多组第一电压电平转 换单元中的每一组第一电压电平转换单元用于接收多个第一低压数字输入 信号，并依据该多个第一低压数字输入信号来产生多个第 一高压数字输入信 号；该第一矩阵解码模块用于产生(ZxB)个第一高压数字输出信号,并且 该第一矩阵解码模块包含有多个第一矩阵解码单元，而每一个第一矩阵解码 单元依据多个第 一输入信号与多个第二输入信号来产生多个输出信号，该多 个输出信号的个数等于该多个第 一输入信号的个数与该多个第二输入信号 的个数的乘积，该多个第 一输入信号为 一相邻第 一矩阵解码单元的输出或该 多组第一电压电平转换单元中其中一組第一电压电平转换单元的输出，以及 该多个第二输入信号为一相邻第一矩阵解码单元的输出或该多组第一电压 电平转换单元中其中一组第一电压电平转换单元，该多组第一电压电平转换 单元中每一組第一电压电平转换单元的个数的乘积等于(ZxB);该多组第 二电压电平转换单元中的每一组第二电压电平转换单元用于接收多个第二 低压数字输入信号，并依据该多个第二低压数字输入信号来产生多个第二高压数字输入信号；该第二矩阵解码模块用于产生(CxD)个第二高压数字输 出信号，并且该第二矩阵解码模块包含有多个第二矩阵解码单元，而每一个 第二矩阵解码单元依据多个第三输入信号与多个第四输入信号来产生多个 输出信号，该多个输出信号的个数等于该多个第三输入信号的个数与该多个 第四输入信号的个数的乘积，该多个第三输入信号为一相邻第二矩阵解码单 元的输出或该多组第二电压电平转换单元中其中一组第二电压电平转换单 元的输出，以及该多个第四输入信号为一相邻第二矩阵解码单元的输出或该 多组第二电压电平转换单元中其中一组第二电压电平转换单元，该多组第二 电压电平转换单元中每一组第三电压电平转换单元的个数的乘积等于(Cx D );以及该第三矩阵解码单元耦接于该第一矩阵解码模块与该第二矩阵解码 模块，并且用于接收该(ZxB)个第一高压数字输出信号与该(CxD)个第 二高压数字输出信号，并依据该(ZxB)个第一高压数字输出信号与该(C xD)个第二高压数字输出信号来产生(ZxB) x (CxD)个第三高压数字 输出信号。
图1示出了已知技术中应用于一液晶显示面板中的一栅极驱动电路的 简化方块示意图。
图2示出了美国专利公开案号第20070103346号中应用于一液晶显示面 板的栅极驱动电路中的 一 矩阵解码器的简化方块示意图。
图3示出了依据本发明的一第一实施例的应用于一液晶显示面板中的 一栅极驱动电路的简化方块示意图。
图4A以及图4B示出了^f衣据本发明的一第二实施例的应用于一液晶显示 面板中的一栅极驱动电路的简化方块示意图。
附图符号说明 100: 一册4及驱动电路 101:解码器 102:电压移位器 103:输出级 Gl Gm:栅极线XO Xtn:控制信号 200:矩阵解码器 201、 202:预先解码器 203:去多路复用器 212:输出级 213:逻辑单元 214、 215:开关 216:电压源
221 - 228、 230 - 249:电压移位器
G0~G159:栅极线
XO-X159:控制信号
300栅极驱动电路
311第一电压电平转换单元(LSI )
312第二电压电平转换单元(LS2)
313第三电压电平转换单元(LS3)
314第四电压电平转换单元(LS4)
321第一矩阵解码单元
322第二矩阵解码单元
323第三矩阵解码单元
331第一解码单元(Dl)
332第二解码单元(D2)
333第三解码单元(D3)
334第四解码单元(DO
340输出级
Gl -G81:栅极线
XI-X7:数字控制信号
411:第一电压电平转换单元(LSI )
412:第二电压电平转换单元(LS2)
413:第三电压电平转换单元(LS3)
414:第四电压电平转换单元(LS4)
415:第五电压电平转换单元(LS5)416:第六电压电平转换单元(LS6)
417:第七电压电平转换单元(LS7)
418:第八电压电平转换单元(LS8)
420:第一矩阵解码模块
425:第二矩阵解码模块
421 - 423:第一矩阵解码单元
426 ~ 428:第二矩阵解码单元
429:第三矩阵解码单元
431:第一解码单元(Dl )
432:第二解码单元(D2)
433:第三解码单元(D3)
434:第四解码单元(D4 )
435:第五解码单元(D5)
436:第六解码单元(D6)
437:第七解码单元(D7)
438:第八解码单元(D8)
440:输出级
G1 G6561:栅极线
XI ~ XI3:数字控制信号
具体实施例方式
在本申请文本当中使用了某些词汇来指称特定的元件，而本领域技术人 员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件，本申请文 本并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来 作为区分的准则，申请文本当中所提及的"包含有"为一开放式的用语，故 应解释成"包含有但不限定于，，，此外，"耦接" 一词在此包含有任何直接及 间接的电气连接手l殳，因此，若文中描述一第一装置耦接于一第二装置，则 代表该第一装置可以直接电气连接于该第二装置，或通过其它装置或连接手 段间接地电气连接至该第二装置。
请参考图3,图3示出了依据本发明的一第一实施例的应用于一液晶显 示面板中的一栅极驱动电路(gatedriver) 300的简化方块示意图。如图3
12所示，栅极驱动电路300包含有:3个第一电压电平转换单元(LSI ) 311、 3 个第二电压电平转换单元(LS2 ) 312、 3个第三电压电平转换单元(LS3 ) 313、 3个第四电压电平转换单元(LS4) 314、 一第一矩阵解码单元321、 一第二 矩阵解码单元322、 一第三矩阵解码单元323、 一第一解码单元(Dl) 331、 一第二解码单元(D2 ) 332、 一第三解码单元(D3 ) 333、 一第四解码单元(D4 ) 334以及81个输出级340,其中，第一解码单元331耦接于该3个第一电压 电平转换单元311,并且用于接收7位的数字控制信号XI ~X7,并依据数字 控制信号X1 X7中的一部分数字控制信号来产生3个第一低压数字输入信 号(未显示)；第二解码单元332耦接于该3个第二电压电平转换单元312, 并且用于接收数字控制信号XI ~ X7，并依据数字控制信号XI ~ X7中的一部 分数字控制信号来产生3个第一低压数字输入信号(未显示)；第三解码单 元耦接于该3个第三电压电平转换单元313,并且用于接收数字控制信号 XI ~X7,并依据数字控制信号XI ~X7中的一部分数字控制信号XI ~X7来产 生3个第三低压数字输入信号(未显示)；以及第四解码单元耦接于该3个 第四电压电平转换单元314,并且用于接收数字控制信号X1 X7，并依据数 字控制信号XI ~ X7中的一部分数字控制信号XI ~ X7来产生3个第四低压数 字输入信号(未显示)。接着，该3个第一电压电平转换单元311用于分别 接收该3个第一低压数字输入信号其中之一，并依据该3个第一低压数字输 入信号来产生3个第一高压数字输入信号(未显示)；该3个第二电压电平 转换单元312用于分别接收该3个第二低压数字输入信号其中之一，并依据 该3个第二低压数字输入信号来产生3个第二高压数字输入信号(未显示); 第一矩阵解码单元321耦接于该3个第一电压电平转换单元311与该3个第 二电压电平转换单元312，并且用于接收该3个第一高压数字输入信号与该 3个第二高压数字输入信号，并依据该3个第一高压数字输入信号与该3个 第二高压数字输入信号来产生(3x3)个(亦即9个)第一高压数字输出信 号(未显示)，换句话说，第一矩阵解码单元321为一 (3x3)的矩阵解码 单元；该3个第三电压电平转换单元313用于分别接收该3个第三低压数字 输入信号其中之一，并依据该3个第三低压数字输入信号来产生3个第三高 压数字输入信号(未显示)；该3个第四电压电平转换单元314用于分别接 收该3个第四低压数字输入信号其中之一，并依据该3个第四低压数字输入 信号来产生3个第四高压数字输入信号(未显示)；该第二矩阵解码单元322耦接于该3个第三电压电平转换单元313与该3个第四电压电平转换单元 314,并且用于接收该3个第三高压数字输入信号与该3个第四高压数字输 入信号，并依据该3个第三高压数字输入信号与该3个第四高压数字输入信 号来产生(3>0)个(亦即9个)第二高压数字输出信号(未显示)，换句 话说，第二矩阵解码单元322为一 (3x3)的矩阵解码单元；第三矩阵解码 单元323耦接于第一矩阵解码单元321与第二矩阵解码单元322,并且用于 接收该9个第一高压数字输出信号与该9个第二高压数字输出信号，并依据 该9个第一高压数字输出信号与该9个第二高压数字输出信号来产生(9x9) 个(亦即81个)第三高压数字输出信号(未显示)，换句话说，第三矩阵解 码单元323为一 (9x9)的矩阵解码单元；以及81个输出级340耦接于第 三矩阵解码单元323，并且用于接收该81个第三高压数字输出信号。另外， 81个输出级340分别耦接于81条栅极线Gl ~ G81的其中之一，换句话说，
81个输出级340与81条栅极线G1 G81为——相对应的。此外，由于矩阵 解码单元的内部电路架构与运作方式为已知技术，所以为了简洁起见，在此
不多加赘迷关于第一矩阵解码单元321、第二矩阵解码单元322以及第三矩 阵解码单元323的内部电路架构与运作方式。
接着，在此请注意，上述的实施例仅作为本发明的举例说明，而不是本 发明的限制条件，本发明的栅极驱动电路300可以依据各种不同的所需要的 输出信号数量来设计，举例来说，当所需要的输出信号数量为160个时(亦 即与已知技术中的美国专利公开案号第20070103346号的栅极驱动电路的输 出信号数量相同，当栅极线有160条时)，栅极驱动电路300可以电路包含 有4个第一电压电平转换单元(LSI ) 311、 4个第二电压电平转换单元(LS2 )
312、 一 ( 4 x 4 )的第一矩阵解码单元321、 5个第三电压电平转换单元(LS3 )
313、 2个第四电压电平转换单元(LS4) 314、 一 ( 5 x 2 )的第二矩阵解码单 元322、 一 ( 16 x 10)的第三矩阵解码单元323、 一第一解码单元(Dl ) 331、 一第二解码单元(D2 ) 332、 一第三解码单元(D3 ) 333、 一第四解码单元(D4 ) 334以及160个输出级340。由上迷的说明可以了解到本发明的栅极驱动电 路与已知技术中的美国专利公开案号第20070103346号的栅极驱动电路相较 之下，能够大幅地降低所需要的高压元件(亦即电压电平转换单元)的数量
(例如从28个降低到15个，数量减少幅度高达46. 4% ),因此本发明可以 有效地缩小栅极驱动电路的面积。请参考图4A以及图4B,图4A以及图4B示出了依据本发明的一第二实 施例的应用于一液晶显示面板中的一栅极驱动电路400的简化方块示意图。 如图4A以及图4B所示，栅极驱动电路400包含有3个第一电压电平转换 单元(LSI) 411、 3个第二电压电平转换单元(LS2) 412、 3个第三电压电 平转换单元(LS3) 413、 3个第四电压电平转换单元(LS4) 414、 3个第五 电压电平转换单元(LS5) 415、 3个第六电压电平转换单元(LS6) 416、 3 个第七电压电平转换单元(LS7)417、 3个第八电压电平转换单元(LS8 )418、 一第一解码单元(Dl ) 431 、 一第二解码单元(D2 ) 432、 一第三解码单元(D3 ) 433、 一第四解码单元(DO 434、 一第五解码单元(D5) "5、 一第六解码 单元(D6 ) 436、 一第七解码单元(D7 ) 437、 一第八解码单元(D8 ) 438、 一第一矩阵解码模块420、 一第二矩阵解码模块425、 一 (81x81)的第三 矩阵解码单元429以及6561个输出级440，其中，第一矩阵解码模块420 包含有一 (3x3)的第一矩阵解码单元421、 一 (3x3)的第一矩阵解码单 元422以及一 (9x9)的第一矩阵解码单元423,以及第二矩阵解码模块4" 包含有一 (3x3)的第二矩阵解码单元421、 一 ( 3 x 3 )的第二矩阵解码单 元422以及一 (9x9)的第二矩阵解码单元423,并且图4A中的第二矩阵解 码单元423耦接于图4B中的第三矩阵解码单元429;另外，6561个输出级 440分别耦接于6561条栅极线Gl-G6561的其中之一，换句话说，6561个 输出级44Q与6561条栅极线Gl-G6561为——相对应的。此外，上述的实 施例仅作为本发明的举例说明，而不是本发明的限制条件，类似于本发明的 第一实施例中的栅极驱动电路300，本发明的栅极驱动电路400同样可以依 据各种不同的所需要的输出信号数量来设计，而为了简洁起见，在此不多加 赘述其它可据以实现的实施例。
接着，在此请注意，由于本发明的第二实施例是以本发明的第一实施例 为基础而发展出来的，图4A以及图4B中栅极驱动电路400的内部元件连接 架构以及运作方式与图3中的栅极驱动电路300具有相同的概念，所以为了 简洁起见，在此不多加赘述关于栅极驱动电路400的内部元件连接架构以及 运作方式。此外，本领域技术人员在阅读上述的说明内容与附图之后应该可 以清楚地了解只要具有由多个矩阵解码单元所构成的阶级式矩阵解码器 (hierarchical matrix decoder)的任一栅极驱动电路，就应属于本发明 所披露的权利要求的范围。综上所述，本发明所披露的栅极驱动电路与已知技术中的栅极驱动电路 相较之下，能够大幅地降低所需要的高压元件(亦即电压电平转换单元)的 数量，因此本发明可以有效地缩小栅极驱动电路的面积。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种驱动电路，包含有Z个第一电压电平转换单元，用于分别接收Z个第一低压数字输入信号其中之一，并依据该Z个第一低压数字输入信号来产生Z个第一高压数字输入信号；B个第二电压电平转换单元，用于分别接收B个第二低压数字输入信号其中之一，并依据该B个第二低压数字输入信号来产生B个第二高压数字输入信号；一第一矩阵解码单元，耦接于该Z个第一电压电平转换单元与该B个第二电压电平转换单元，用于接收该Z个第一高压数字输入信号与该B个第二高压数字输入信号，并依据该Z个第一高压数字输入信号与该B个第二高压数字输入信号来产生(Z×B)个第一高压数字输出信号；C个第三电压电平转换单元，用于分别接收C个第三低压数字输入信号其中之一，并依据该C个第三低压数字输入信号来产生C个第三高压数字输入信号；D个第四电压电平转换单元，用于分别接收D个第四低压数字输入信号其中之一，并依据该D个第四低压数字输入信号来产生D个第四高压数字输入信号；一第二矩阵解码单元，耦接于该C个第三电压电平转换单元与该D个第四电压电平转换单元，用于接收该C个第三高压数字输入信号与该D个第四高压数字输入信号，并依据该C个第三高压数字输入信号与该D个第四高压数字输入信号来产生(C×D)个第二高压数字输出信号；以及一第三矩阵解码单元，耦接于该第一矩阵解码单元与该第二矩阵解码单元，用于接收该(Z×B)个第一高压数字输出信号与该(C×D)个第二高压数字输出信号，并依据该(Z×B)个第一高压数字输出信号与该(C×D)个第二高压数字输出信号来产生(Z×B)×(C×D)个第三高压数字输出信号。
2. 如权利要求1所述的驱动电路，其还包含有一第一解码单元，耦接于该z个第一电压电平转换单元，用于接收多个数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来产 生该Z个第一低压数字输入信号;—第二解码单元，耦接于该B个第二电压电平转换单元，用于接收该多 个数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来产生该B个第一低压数字输入信号；一第三解码单元，耦接于该C个第三电压电平转换单元，用于接收该多 个数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来 产生该C个第三低压数字输入信号；以及一第四解码单元，耦接于该D个第四电压电平转换单元，用于接收该多 个数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来 产生该D个第四低压数字输入信号。
3. 如权利要求1所述的驱动电路，其还包含有(ZxB) x (CxD)个输出级，耦接于该第三矩阵解码单元，用于接收 该(ZxB) x (CxD)个第三高压数字输出信号。
4. 如权利要求1所述的驱动电路，其为应用于一液晶显示面板中的一栅 极驱动电路。
5. —种驱动电路，包含有Z个第一电压电平转换单元，用于分别接收Z个第一低压数字输入信号 其中之一，并依据该Z个第一低压数字输入信号来产生Z个第一高压数字输入信号；B个第二电压电平转换单元，用于分别接收B个第二低压数字输入信号 其中之一，并依据该B个第二低压数字输入信号来产生B个第二高压数字输入信号；—第一矩阵解码单元，耦接于该Z个第一电压电平转换单元与该B个第 二电压电平转换单元，用于接收该Z个第一高压数字输入信号与该B个第二 高压数字输入信号，并依据该Z个第一高压数字输入信号与该B个第二高压 数字输入信号来产生(ZxB)个第一高压数字输出信号；多组第三电压电平转换单元，每一组第三电压电平转换单元用于接收多 个第三低压数字输入信号其中之一 ，并依据该多个第三低压数字输入信号来 产生多个第三高压数字输入信号；一矩阵解码模块，用于产生(OD)个第二高压数字输出信号，该矩阵 解码模块包含有多个第二矩阵解码单元，每一个第二矩阵解码单元依据多个 第 一输入信号与多个第二输入信号来产生多个输出信号，该多个输出信号的个数等于该多个第 一输入信号的个数与该多个第二输入信号的个数的乘积， 该多个第一输入信号为一相邻第二矩阵解码单元的输出或该多组第三电压 电平转换单元中其中一组第三电压电平转换单元的输出，以及该多个第二输 入信号为一相邻第二矩阵解码单元的输出或该多组第三电压电平转换单元 中其中一组第三电压电平转换单元，该多组第三电压电平转换单元中每一组 第三电压电平转换单元的个数的乘积等于(CxD);以及一第三矩阵解码单元，耦接于该第一矩阵解码单元与该矩阵解码模块，用于接收该(ZxB)个第一高压数字输出信号与该(CxD)个第二高压数字 输出信号，并依据该(ZxB)个第一高压数字输出信号与该(CxD)个第二 高压数字输出信号来产生(ZxB) x (CxD)个第三高压数字输出信号。
6. 如权利要求5所述的驱动电路，其还包含有一第一解码单元，耦接于该Z个第一电压电平转换单元，用于接收多个 数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来产 生该Z个第一低压数字输入信号；一第二解码单元，耦接于该B个第二电压电平转换单元，用于接收该多 个数字控制信号，并依据该多个数字控制信号中至少一部分数字控制信号来 产生该B个第一低压数字输入信号；以及多个第三解码单元，分别对应于该多组第三电压电平转换单元，每一个 第三解码单元用于接收该多个数字控制信号，并依据该多个数字控制信号中 至少一部分数字控制信号来产生该多个第三低压数字输入信号至相对应的 一组第三电压电平转换单元。
7. 如权利要求5所述的驱动电路，其还包含有(ZxB) x (CxD)个输出级，耦接于该第三矩阵解码单元，用于接收 该(ZxB) x (CxD)个第三高压数字输出信号。
8. 如权利要求5所述的驱动电路，其为应用于一液晶显示面板中的一栅 极驱动电路。
9. 一种驱动电路，包含有多組第一电压电平转换单元，每一组第一电压电平转换单元用于接收多 个第一低压数字输入信号,并依据该多个第一低压数字输入信号来产生多个 第一高压数字输入信号；一第一矩阵解码模块，用于产生(ZxB)个第一高压数字输出信号，该第一矩阵解码模块包含有多个第一矩阵解码单元，每一个第一矩阵解码单元 依据多个第 一输入信号与多个第二输入信号来产生多个输出信号，该多个输出信号的个数等于该多个第 一输入信号的个数与该多个第二输入信号的个 数的乘积，该多个第 一输入信号为 一相邻第 一矩阵解码单元的输出或该多组 第一电压电平转换单元中其中一组第一电压电平转换单元的输出，以及该多 个第二输入信号为一相邻第一矩阵解码单元的输出或该多组第一电压电平转换单元中其中一组第一电压电平转换单元，该多组第一电压电平转换单元中每一组第一电压电平转换单元的个数的乘积等于(Z x B );多组第二电压电平转换单元，每一组第二电压电平转换单元用于接收多 个第二低压数字输入信号，并依据该多个第二低压数字输入信号来产生多个 第二高压数字输入信号；一第二矩阵解码模块，用于产生(CxD)个第二高压数字输出信号，该 第二矩阵解码模块包含有多个第二矩阵解码单元，每一个第二矩阵解码单元 依据多个第三输入信号与多个第四输入信号来产生多个输出信号，该多个输 出信号的个数等于该多个第三输入信号的个数与该多个第四输入信号的个 数的乘积，该多个第三输入信号为一相邻第二矩阵解码单元的输出或该多组 第二电压电平转换单元中其中一组第二电压电平转换单元的输出，以及该多 个第四输入信号为一相邻第二矩阵解码单元的输出或该多组第二电压电平 转换单元中其中一组第二电压电平转换单元，该多组第二电压电平转换单元 中每一组第三电压电平转换单元的个数的乘积等于(CxD);以及一第三矩阵解码单元，耦接于该第一矩阵解码模块与该第二矩阵解码模 块，用于接收该(ZxB)个第一高压数字输出信号与该(CxD)个第二高压 数字输出信号，并依据该(ZxB)个第一高压数字输出信号与该(OD)个 第二高压数字输出信号来产生(ZxB) x (CxD)个第三高压数字输出信号。
10.如权利要求9所述的驱动电路，其还包含有多个第一解码单元，分别对应于该多组第一电压电平转换单元，每一个 第一解码单元用于接收该多个数字控制信号，并依据该多个数字控制信号中 至少一部分数字控制信号来产生该多个第一低压数字输入信号至相对应的 一组第一电压电平转换单元；以及多个第二解码单元，分别对应于该多组第二电压电平转换单元，每一个 第二解码单元用于接收该多个数字控制信号，并依据该多个数字控制信号中至少 一部分数字控制信号来产生该多个第二低压数字输入信号至相对应的 一组第二电压电平转换单元。
11. 如权利要求9所述的驱动电路，其还包含有(ZxB) x (CxD)个输出级，耦接于该第三矩阵解码单元，用于接收 该(ZxB) x (CxD)个第三高压数字输出信号。
12. 如权利要求9所述的驱动电路，其为应用于一液晶显示面板中的一 栅极驱动电路。
全文摘要
本发明提供一种驱动电路，该驱动电路包含有Z个第一电压电平转换单元、B个第二电压电平转换单元、一第一矩阵解码单元、C个第三电压电平转换单元、D个第四电压电平转换单元、一第二矩阵解码单元以及一第三矩阵解码单元，并且该驱动电路可以产生(Z×B)×(C×D)个高压数字输出信号。本发明所提供的驱动电路能够大幅地降低所需要的高压元件(亦即电压电平转换单元)的数量，因此本发明可以有效地缩小驱动电路的面积。
文档编号G09G3/36GK101640033SQ200810144249
公开日2010年2月3日 申请日期2008年7月28日 优先权日2008年7月28日
发明者吴文琦, 吴柏樟, 黄启横 申请人:奕力科技股份有限公司