专利名称：产生等离子显示器控制波形的方法与系统的制作方法
技术领域：
本发明涉及一种产生等离子显示器(PDP)控制波形的方法与系统。
背景技术：
等离子显示器(PDP，Plasma DisPlay Panel)利用气体放电实现图像显示，在大屏 幕平板显示领域有着巨大的竞争力。目前，PDP普遍采用多子场技术来实现图像的多灰度 等级显示，即将一帧图像分为多个子场来显示，不同的子场具有不同的权重，不同权重的子 场对应于不同的亮度权重(对应到电路实现中既是维持放电脉冲的次数)，通过对不同权 重的子场的组合可以实现图像的多等级灰度显示。传统的控制波形产生方法中，波形数据存储器里的波形数据(这里指二进制数) 的最高位设定为波形状态延时标志，用以判断该波形数据是波形状态还是波形状态的延 时。这样，在波形地址产生模块中必须要加入相应的一些模块来判断并处理波形数据。这 对设计和修改逻辑控制波形也很不利。此外，传统的自适应亮度控制法中，子场中准备期、 寻址期、维持期、擦除期的波形状态数据是连续存储的，中间没有间隔；在设计中，如果要增 加或减少一个或几个逻辑控制波形状态数据，则后面所有的波形状态数据的序号都需要做 调整。这样非常不利于快速设计和调整逻辑控制波形。对于现有技术中等离子显示屏的控制波形的设计与修改较为不便的问题，目前尚 未提出有效的解决方案。
发明内容
本发明的主要目的是提出一种产生等离子显示器(PDP)控制波形的方法与系统， 以解决现有技术中等离子显示屏的控制波形的设计与修改较为不便的问题。为解决上述问题，根据本发明的一个方面，提供了一种产生等离子显示器(PDP) 控制波形的方法。本发明的产生等离子显示器(PDP)控制波形的方法中，PDP显示的每一场包括多 个子场，每个所述子场分为多个波形段，每个所述波形段分为多个波形子段，每个波形子段 的控制波形不变，该方法包括根据子场计数器的值和波形段计数器的值确定波形段索引 存储表的地址，然后根据该地址中的波形段名称索引和波形子段计数器的值确定波形逻辑 存储表的地址及波形子段延时存储表的地址，其中波形逻辑存储表的每个地址和波形子段 延时存储表的每个地址按相同的时刻一一对应；将所述波形逻辑存储表的地址中的数据作 为所述控制波形的波形子段的输出波形数据，将所述波形子段延时存储表的地址中的数据 作为所述波形子段对应的时间长度。进一步地，在所述波形段名称索引为维持脉冲时，从子场维持脉冲数存储表中读 出当前对应的子场维持脉冲数然后发送给维持脉冲计数器，当该维持脉冲计数器减至1 时，从波形段索引存储表读取下一个波形段名称索引。进一步地，在所述波形段索引存储表中，前M-I个子场的最后一个波形段名称索引为子场结束，最后一个子场的最后一个波形段名称索引为场结束；其中M为正整数，表示 所述PDP显示的每一场包括的子场数。进一步地，当波形子段计数器的值为N-I时，波形段计数器开始加1，同时波形子 段计数器回到O ；其中N为正整数，表示每个波形段包含的波形子段数。进一步地，当波形段计数器到达K或者此时的波形段索引存储表输出的波形段名 称索引为子场结束时，波形段计数器回到0，同时子场计数器加1。进一步地，所述每一场包括12个子场；所述每个子场分为1至16个波形段；所述 每个波形段分为16个波形子段。为解决上述问题，根据本发明的另一方面，提供了一种产生等离子显示器(PDP) 控制波形的系统。本发明的产生等离子显示器(PDP)控制波形的系统中，PDP显示的每一场包括多 个子场，每个所述子场分为多个波形段，每个所述波形段分为多个波形子段，每个波形子段 的控制波形不变，该系统包括控制内核单元、子场计数器、波形段计数器、波形段索引存储 表模块、波形子段计数器、波形逻辑存储表模块、波形子段延时存储表模块；其中波形逻辑 存储表模块和波形子段延时存储表中，每个地址和波形子段延时存储表的每个地址按相同 的时刻一一对应；所述控制内核单元用于根据子场计数器的值和波形段计数器的值确定波 形段索引存储表的地址，然后根据该地址中的波形段名称索引和波形子段计数器的值确定 波形逻辑存储表的地址及波形子段延时存储表的地址，以及将所述波形逻辑存储表的地址 中的数据作为所述控制波形的波形子段的输出波形数据，将所述波形子段延时存储表的地 址中的数据作为所述波形子段对应的时间长度。进一步地，还包括子场维持脉冲数存储表模块和维持脉冲计数器；所述控制内核 单元还用于在接收到的波形段名称索引为维持脉冲时，从子场维持脉冲数存储表模块中 读出当前对应的子场维持脉冲数然后发送给维持脉冲计数器，当该维持脉冲计数器减至1 时，从波形段索引存储表模块读取下一个波形段名称索引。根据本发明的技术方案，通过使用4个RAM表以及相关的计数器，能够根据存储的 波形逻辑方便地产生PDP控制波形。本发明实施例中的产生PDP控制波形的系统可以采用 中低端现场可编程门阵列FPGA来实现，采用VHDL语言来设计，能够使用非常少的逻辑资源 实现了较复杂的控制波形产生功能，并且采用了分段式、参数化的波形状态存储结构，使得 控制波形设计灵活、简单。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1是根据本发明实施例的产生PDP控制波形的方法的流程图；图2是根据本发明实施例的PDP控制波形产生电路的基本结构的示意图。
具体实施例方式下面将参考附图并结合实施例，来详细说明本发明。 本发明实施例采用一个控制内核单元以及4个数据存储RAM表实现PDP控制波形的产生。本实施例中，PDP显示器件的场频为60Hz，即每一场是16. 7ms时间。基于PDP显 示是采用多子场方式，所以本实施例中的每一场包括12个子场；每个子场的维持脉冲数各 不相同。每个子场又细分为多个波形段(1至16个)，每个波形段又细分为16个波形子段； 每个波形子段的控制波形不变。基于上述描述，本实施例中，产生等离子显示器(PDP)控制波形的方法中，需要使 用4个随机存储器RAM表，用以存储不同的数据信息，4个RAM表分别说明如下波形逻辑存储表波形逻辑存储表存放的是各种波形子段的输出波形数据(二进 制数据)，也就是PDP控制波形产生电路的输出数据；波形段索引存储表波形段索引存储表存放的是各种波形段名称索引(二进制数 据)；子场维持脉冲数存储表子场维持脉冲数存储表存放的是各个子场对应的维持脉 冲数(二进制数据)；波形子段延时存储表波形子段延时存储表存放的是各个波形子段的延续时间 (二进制数据)；其中波形逻辑存储表的每个地址和波形子段延时存储表的每个地址按相同的时
刻——对应。上述的RAM表可以保存在一个或多个RAM元件中。另外，本实施例中，产生等离子 显示器(PDP)控制波形的系统还包括控制内核单元、子场计数器、波形段计数器、波形段索 引存储表模块、波形子段计数器、波形逻辑存储表模块、波形子段延时存储表模块。控制内核单元根据图1的流程运作从而产生控制波形。图1是根据本发明实施例 的产生PDP控制波形的方法的流程图。如图1所示，本发明实施例的产生PDP控制波形的 方法包括如下步骤步骤Sll 根据子场计数器的值和波形段计数器的值确定波形段索引存储表的地 址；步骤S12 根据该地址中的波形段名称索引和波形子段计数器的值确定波形逻辑 存储表的地址及波形子段延时存储表的地址；步骤S13 将所述波形逻辑存储表的地址中的数据作为所述控制波形的波形子段 的输出波形数据，将所述波形子段延时存储表的地址中的数据作为所述波形子段对应的时 间长度。以下对控制内核的具体运作方式作进一步说明。在输入的场同步信号的指引下，内核开始工作，波形子段计数器在基本计数器的 指引下开始工作，从0开始加法计数，当波形子段计数器的值为15时，波形段计数器开始加 1，同时波形子段计数器回到0 ；对应着上面描述的每个波形段细分为16个波形子段。当波 形段计数器到达15或者此时的波形段索引存储表输出给控制内核单元的波形段名称索引 为子场结束(EOS)时，波形段计数器回到0，同时子场计数器加1。在波形段索引存储表中， 前11个子场的最后一个波形段名称索引为子场结束(EOS)，最后一个子场的最后一个波形 段名称索引为场结束(EOF)。当一场即将结束时，波形段索引存储表输出给控制内核单元 的波形段名称索引为场结束(EOF)。这预示着当前一场的结束，在下一个场同步到来时，控 制内核单元将重新开始上述的运作。当波形段索引存储表输出给控制内核单元的波形段名
6称索引为维持脉冲(MAINSUS)时，控制内核单元将从子场维持脉冲数存储表中读出当前对 应的子场维持脉冲数，此时维持脉冲计数器开始减法计数，当维持脉冲计数器减至1时，波 形段索引存储表输出给控制内核单元的波形段名称索引变为下一个波形段名称索引，表示 此子场的维持脉冲结束。每个波形段细分为16个波形子段，而每个波形子段的输出波形数 据不变，每个波形子段的输出波形数据由波形逻辑存储表产生，而每个波形子段对应的时 间长度由波形子段延时存储表的输出表示，当所以上述2个RAM表的地址各个时刻相同，由 控制内核单元产生；波形逻辑存储表输出的数据直接输出作为PDP控制波形产生电路的输 出，当控制内核单元接收到波形子段延时存储表输出的波形子段的延续时间时，基本计数 器接收波形子段的延续时间并且开始减法计数，当次计数器减至1时，波形子段计数器开 始加法计数，表示进入了下一个波形子段。以上4个RAM表的地址产生方法如下波形逻辑存储表及波形子段延时存储表的 地址由波形段索引存储表输出的波形段名称索引和波形子段计数器共同决定；波形段索引 存储表的地址由子场计数器和波形段计数器共同决定；子场维持脉冲数存储表的地址由子 场计数器决定。图2是根据本发明实施例的PDP控制波形产生电路的基本结构的示意图。图2中 还示出了子场维持脉冲数存储表模块和维持脉冲计数器。控制内核单元还可以用于在接收 到的波形段名称索引为维持脉冲时，从子场维持脉冲数存储表模块中读出当前对应的子场 维持脉冲数然后发送给维持脉冲计数器，当该维持脉冲计数器减至1时，从波形段索引存 储表模块读取下一个波形段名称索引。根据本发明实施例的技术方案，通过使用4个RAM表以及相关的计数器，能够根据 存储的波形逻辑方便地产生PDP控制波形。本发明实施例中的产生PDP控制波形的系统可 以采用中低端现场可编程门阵列FPGA来实现，采用VHDL语言来设计，能够使用非常少的逻 辑资源实现了较复杂的控制波形产生功能，并且采用了分段式、参数化的波形状态存储结 构，使得控制波形设计灵活、简单。采用本发明实施例的技术方案能够较为方便地设计与修 改PDP控制波形，对于缩短PDP控制波形设计的开发周期，有效降低开发成本都有积极的意 义。显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用 的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成 的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而可以将它们存储在 存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出 或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步 骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技 术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
一种产生等离子显示器(PDP)控制波形的方法，所述PDP显示的每一场包括多个子场，每个所述子场分为多个波形段，每个所述波形段分为多个波形子段，每个波形子段的控制波形不变，其特征在于，所述方法包括根据子场计数器的值和波形段计数器的值确定波形段索引存储表的地址，然后根据该地址中的波形段名称索引和波形子段计数器的值确定波形逻辑存储表的地址及波形子段延时存储表的地址，其中波形逻辑存储表的每个地址和波形子段延时存储表的每个地址按相同的时刻一一对应；将所述波形逻辑存储表的地址中的数据作为所述控制波形的波形子段的输出波形数据，将所述波形子段延时存储表的地址中的数据作为所述波形子段对应的时间长度。
2.根据权利要求1所述的方法，其特征在于，在所述波形段名称索引为维持脉冲时，从 子场维持脉冲数存储表中读出当前对应的子场维持脉冲数然后发送给维持脉冲计数器，当 该维持脉冲计数器减至1时，从波形段索引存储表读取下一个波形段名称索引。
3.根据权利要求1所述的方法，其特征在于，在所述波形段索引存储表中，前M-I个子 场的最后一个波形段名称索引为子场结束，最后一个子场的最后一个波形段名称索引为场 结束；其中M为正整数，表示所述PDP显示的每一场包括的子场数。
4.根据权利要求1所述的方法，其特征在于，当波形子段计数器的值为N-I时，波形段 计数器开始加1，同时波形子段计数器回到0 ；其中N为正整数，表示每个波形段包含的波形 子段数。
5.根据权利要求1所述的方法，其特征在于，当波形段计数器到达K或者此时的波形段 索引存储表输出的波形段名称索引为子场结束时，波形段计数器回到0，同时子场计数器加 1。
6.根据权利要求1至5中任一项所述的方法，其特征在于，所述每一场包括12个子场； 所述每个子场分为1至16个波形段；所述每个波形段分为16个波形子段。
7.—种产生等离子显示器(PDP)控制波形的系统，所述PDP显示的每一场包括多个子 场，每个所述子场分为多个波形段，每个所述波形段分为多个波形子段，每个波形子段的控 制波形不变，其特征在于，所述系统包括控制内核单元、子场计数器、波形段计数器、波形段索引存储表模块、波形子段计数器、 波形逻辑存储表模块、波形子段延时存储表模块；其中波形逻辑存储表模块和波形子段延时存储表中，每个地址和波形子段延时存储表 的每个地址按相同的时刻一一对应；所述控制内核单元用于根据子场计数器的值和波形段计数器的值确定波形段索引存 储表的地址，然后根据该地址中的波形段名称索引和波形子段计数器的值确定波形逻辑存 储表的地址及波形子段延时存储表的地址，以及将所述波形逻辑存储表的地址中的数据作 为所述控制波形的波形子段的输出波形数据，将所述波形子段延时存储表的地址中的数据 作为所述波形子段对应的时间长度。
8.根据权利要求7所述的系统，其特征在于，还包括子场维持脉冲数存储表模块和维 持脉冲计数器；所述控制内核单元还用于在接收到的波形段名称索引为维持脉冲时，从子场维持脉冲 数存储表模块中读出当前对应的子场维持脉冲数然后发送给维持脉冲计数器，当该维持脉冲计数器减至1时，从波形段索引存储表模块读取下一个波形段名称索引。
全文摘要
本发明公开了一种产生等离子显示器(PDP)控制波形的方法与系统，以解决现有技术中等离子显示屏的控制波形的设计与修改较为不便的问题。在本发明的方法中，通过使用4个RAM表以及相关的计数器，能够根据存储的波形逻辑方便地产生PDP控制波形。
文档编号G09G3/28GK101950529SQ20101050768
公开日2011年1月19日 申请日期2010年9月30日 优先权日2010年9月30日
发明者刘冬志, 王付生, 韦海成 申请人:四川虹欧显示器件有限公司