二级数字模拟转换器与液晶显示器源极驱动器的制作方法

专利名称：二级数字模拟转换器与液晶显示器源极驱动器的制作方法
技术领域：
本发明是有关于液晶显示器源极驱动器，且特别是使用数字模拟转换器 (digital-to-analog, DAC)的液晶显示器源极驱动器。
背景技术：
现今的高级电子产品，如高分辨率电视，对电子科技有愈来愈高的要求。例如顾客们要求高分辨率电视显示器系统能以愈来愈自然的色彩来呈现影像。液晶显示器的典型的液晶显示器驱动用以驱动像素阵列，使用数字模拟转换器以转换数字码，此数字码代表对应至模拟输出的电压准位。例如使用4个位来表示16个二进制数字，以代表数字模拟转换器的输出电压。实际的模拟输出电压V。ut是和输入二进制数字成比例，且以此二进制数字的倍数来表示。当数字模拟转换器的参考电压Vref为常数时，此输出电压V。ut只有一离散值，例如16个可能的电压准位之一，因此数字模拟转换器的输出并非真正为一个模拟值。 然而，可能输出值的数量可通过增加输入数据的位数量来增加。输出范围中较大量的可能输出值可减少数字模拟转换器输出值间的差异。很明显的是，当数字模拟转换器输入包含相对大量的位数，此数字模拟转换器提供相对高分辨率的输出。然而，此数字模拟转换器所消耗的电路面积和分辨率成正比。增加一位的分辨率会使数字模拟转换器中的译码器的面积加倍。液晶显示器源极驱动器所使用的已知R型(电阻串)数字模拟转换器结构的范例是如图1所示。更具体的是，图1是绘示6位数字模拟转换器结构。此数字模拟转换器结构具有耦合于参考电压VO至V8间的电阻串。一个电阻组合是基于6位数字输入DO至D5 来被选择，因此电压也基于6位数字输入DO至D5来被选择。运算放大器被提供来增加驱动器电流。此6位数字模拟转换器结构需要64个电阻、64条信号线与一个64x1译码器。 使用此标准结构来制造一个8位数字模拟转换器将需要增加4倍大的面积，例如256个电阻、256条信号线和一个256x1译码器。使用此标准结构来制造一个10位数字模拟转换器将需要增加4倍大的面积，例如10 个电阻、IOM条信号线和一个IOMxl译码器。因此， 此10位数字模拟转换器将消耗比被比较的6位数字模拟转换器多16倍的晶粒或芯片面积。已知的数字模拟转换器结构占晶粒或晶片面积的30%。随着愈来愈高的分辨率(例如10位和10位以上的分辨率)，以逹成这些分辨率所需的尺寸增加是无法令人接受的。因此，需要一种使用于高分辨率液晶显示器源极驱动器的新颖DAC结构。

发明内容
本发明的一方面是在提供一种二级数字模拟转换器与液晶显示器源级驱动器，借以解决上述已知技术的缺点。根据本发明的一实施例，此二级数字模拟转换器包含2位串行电荷重布数字模拟转换器和电压选择器。2位串行电荷重布数字模拟转换器具有接收高参考电压的高参考电压输入节点和接收低参考电压的低参考电压输入节点。电压选择器是根据M位数字输入码
5的至少一部分来将高参考电压和低参考电压设定至选定电压。根据本发明的另一实施例，此液晶显示器源极驱动器包含二级DAC，用以根据M位数字输入码来输出模拟电压，此二级DAC包含2位串行电荷重布数字模拟转换器、电压选择器以及伽玛校正扩充和决定逻辑。2位串行电荷重布DAC具有用以接收高参考电压的高参考电压输入节点和用以接收低参考电压的低参考电压输入节点。电压选择器是根据M位数字输入码来将高参考电压和低参考电压设定至多个选定准位。伽玛校正扩充和决定逻辑是用以根据M位数字输入码来透过码扩充完成伽码校正。根据本发明的又一实施例，此液晶显示器源极驱动器包含二级数字模拟转换器。 此二级数字模拟转换器是用以根据M位数字输入码来输出模拟电压。此二级数字模拟转换器包含2位串行电荷重布DAC、电压选择器、伽玛校正扩充和决定逻辑以及2位译码器。 2位串行电荷重布数字模拟转换器具有接收高参考电压的高参考电压输入节点和接收低参考电压的低参考电压输入节点。电压选择器是设置来从多个相邻参考电压对中选定一个相邻参考电压对，以获得高参考电压和低参考电压。这些相邻参考电压对包含Y个相邻参考电压对，且电压选择器是根据M位数字输入码的X个最高有效位来选定相邻参考电压对，其中X是相等于log2Y。伽玛校正扩充和决定逻辑是根据M位数字输入码来透过码扩充完成伽玛校正。伽玛校正扩充和决定逻辑是根据M位数字输入码来透过码扩充完成伽玛校正， 伽玛校正扩充和决定逻辑由M位数字输入码的Z个最低有效位中提供一扩充码，其中Z是相等于M-X。2位译码器是用以根据从扩充码导出的2位组合序列来提供控制信号至2位串行电荷重布数字模拟转换器。本发明的实施例所提供的DAC架构可显著地减少高分辨率DAC架构的DAC的面积，例如使用于DAC源极驱动器的DAC架构。例如，可相信的是，对于10位DAC架构而言， 相比于使用已知DAC架构来完成的10位DAC，此处揭露的DAC架构至少减少50%面积。此 DAC架构十分适合高速、大面板和高分辨率显示。


所附的附图是绘示本发明的较佳实施例和此揭露有关的其它信息，其中图1是绘示应用已知具有6位分辨率的电阻串数字模拟转换器架构的源极驱动器的电路图；图2是绘示液晶显示器源极驱动器的已知设计，而图3是较为详细地绘示图2的液晶显示器源极驱动器的数字模拟转换器；图4是绘示根据本发明一实施例的10位数字模拟转换器的架构，而图4A是绘示图4的数字模拟转换器架构的连续操作图表；图4B是绘示列出在图4A所绘示的每一操作后的数字模拟转换器架构的输出电压的图表；图5是绘示根据本发明另一实施例的10位数字模拟转换器架构，而图5A是绘示图5的数字模拟转换器架构的连续操作的图表；图6是绘示根据本发明另一实施例的10位数字模拟转换器的架构，而图6A是绘示图6的数字模拟转换器架构的连续操作的图表；图7是绘示具有内建偏移消除的图4的10位数字模拟转换器架构的实施例，而图7A是绘示图7的数字模拟转换器架构的连续操作的图表；图8是绘示具有内建偏移消除的图5的10位数字模拟转换器架构的实施例，而图 8A是绘示图8的数字模拟转换器架构的连续操作的图表；图9是绘示具有内建偏移消除的图6的10位数字模拟转换器架构的实施例，而图 9A是绘示图9的数字模拟转换器架构的连续操作的图表；图10是绘示源极驱动器的转移曲线的非线性范例；图11是绘示根据本发明一实施例的数字模拟转换器的伽玛校正操作；图12是绘示具有被修改的參考电压选择器的图8的10位数字模拟转换器架构的 实施例。主要组件符号说明10 源极驱动器12 移位寄存器14 取样寄存器16 保持寄存器18 数据锁存器20 移位寄存器22 数字模拟转换器2 =DAC结构22b =DAC结构24 參考电压产生器25 解多任务器26 输出电路26a 运算放大器26b 运算放大器100 =DAC 结构100A =DAC 结构100B =DAC结构102 运算放大器104:电荷重布电路104A:电荷重布电路105:电容充电节点106:电压选择器106A:电压选择器107:电容充电节点108:第一译码器109:电荷收集节点110:寄存器111:节点112:码扩充和决定逻辑 112A 码扩充与决定逻辑112B 码扩充与决定逻辑 112C 码扩充与决定逻辑114:第二译码器114A:第二译码器114B:第二译码器114C:第二译码器116A:寄存器116B:寄存器Il6C:寄存器200:DAC 结构200A =DAC 结构200B =DAC 结构200C:DAC 结构C1、C2、C3:电容DO D5 数字输入GMAO GMA3 伽玛区域HV:高电压LV:低电压POL 极性控制信号Rl R64 电阻SH、SH .开关SL 和.开关S1、S2、S3、S4 开关 VSS 低电源供应电压MV 中间电压VO V9 參考电压VO V9:參考电压V1_N:伽码电压
VDD_P、VDD_N 电源V64N:伽码电压VH:高参考电压VL:低参考电压Yl Y720 模拟输出
说明书
V64_P 伽码电压 VCOM 共模电压 Vout 输出电压 VDD 高电源供应电压
4/11 页
具体实施例方式例示性实施例中的叙述应连同附加的附图一起阅读，这些附加的附图应被考虑为整体说明的一部份。相对用语是为了说明方便而使用且不需要在特定方向上来操作或建构装置。关于沟通、耦接及诸如此类的用语，例如“连接”和“内连接”，是指特征与另一特征直接或间接地透过居中的装置来沟通，除非另有特别的叙述。主动阵列型液晶显示器(以下将称为IXD)为此领域所熟知和描述的技术，例如 库马答(Kumada)等人的美国专利前案，第7，176，869号，在此将其并入本申请案以为参考。 此LCD具有栅极驱动器、源极驱动器以及控制电路，其中栅极驱动器是作为扫描信号驱动器，用以供应扫描信号于选择像素期间；源极驱动器是作为数据信号驱动器，用以供应数据信号至液晶显示器；控制电路是用以控制栅极驱动器和源极驱动器的时脉。除了此处所描述的源极驱动器的改善，这些组件为此领域所熟知且不需在此处详细描述。在液晶显示器中，图形数据是经由控制电路传送至源极驱动器，其中图形数据信号是由数字转换为模拟且作为驱动电压供应至液晶显示器。连接至源极驱动器的参考电压产生电路产生一电压，此电压作为图形数据信号的数字转模拟的参考。图2为一已知液晶显示器源极驱动器10的概要示意图。此源极驱动器10包含以低电压(LV)技术来实现的数字部分。此部分包含移位寄存器(shiftregister) 12、取样寄存器(sample register) 14、保持寄存器(hold register) 16与数据锁存器(data latch) 18。此以高电压或电压来实现的模拟部分包含位准转换器20、数字模拟转换器22、 参考电压产生器M和输出电路沈，此输出电路沈可包含如图3所示的运算放大器。驱动器10的输出是绘示为具有720个模拟输出Yl至Y720，每一个输出对应至液晶显示器的每一条线。图3是绘示DAC22与图2的源极线驱动器10的输出电路沈的一形式的详细示意图，其包含由NMOS构成的DAC(N_DAC)、由PMOS构成的DAC(P_DAC)、具有NMOS输入对的运算放大器(Ν_0ΡΑ)、具有PMOS输入对的运算放大器(Ρ_0ΡΑ)，其中VDD_P是代表DAC结构2 的电源；VDD_N是代表DAC结构22a的电源；V1_N是代表DAC结构22a的第1个伽码电压； V64_N是代表DAC结构22a的第64个伽码电压；V1_P是代表DAC结构22b的第1个伽码电压；V64_P是代表DAC结构22b的第64个伽码电压；MV是代表中间电压；HV是代表高电压。 此数字模拟转换器和输出电路架构是典型地建构为差动架构，此数字模拟转换器和输出电路架构分别包含基于交替的NMOS和PMOS的数字模拟转换器结构22a、22b，以及分别包含交替的PMOS和NMOS输入运算放大器^a、26b。然而，熟知此项设计的人们将了解可使用轨对轨运算放大器输出电路结构来替代差动结构。有许多驱动器于液晶显示器中。例如高清晰度电视1920x1080，有8个驱动器在显示器(1920x3 (RGB)/720)中。绘示于图2和图3 的液晶显示器源极驱动器的操作与它的组件为此领域技术人员所熟知。因此，不需要这些组件的详细描述，也不用提供这些组件的详细描述，以避免混淆本发明中使用于液晶显示器驱动器的改善的数字模拟转换器的相关说明。此处绘示的改善的数字模拟转换器将此数字模拟转换器的功能分为二级。第一级提供大致对应至M位数字输入码的粗略输出电压范围，且第二级使用2位串行电荷重布数字模拟转换器，以提供精确目标电压于粗略范围内。伽玛校正和偏移消除可建立于数字模拟转换器结构中。由以下描述可明显得知，此数字模拟转换器结构可提供显著的面积节省来达成高速、大面板、高解度的设计。图4绘示高分辨率数字模拟转换器结构100的第一实施例，且图4A绘示此数字模拟转换器执行的操作步骤，此操作步骤由M位数字输入码产生模拟电压Vout。更具体而言， 图4绘示10位数字模拟转换器结构100的实施例。当10位实施例被绘示后，可理解的是， 由10位实施例所绘示的通则是相等适用于高分辨率的数字模拟转换器结构(例如11位和更高位的设计)，甚至可相等适用于低分辨率的数字模拟转换器结构(9位和低等设计)， 如果需要如此应用的话。10位数字模拟转换器结构100包含输出运算放大器102，其被提供来达成电流增益目的。运算放大器102的输出(Vout)是回馈至运算放大器102的负输入端。运算放大器 102的正输入端耦接至串行电荷重布数字模拟转换器104的输出，具体而言是2位串行电荷重布数字模拟转换器，其于以下来更详细讨論。此串行电荷重布数字模拟转换器104具有高参考电压和低参考电压输入，以接受由参考电压VH和VL和构成的参考电压对，其定义出一粗略电压范围。电压选择器电路106提供参考电压VH和VL，在绘示的实施例中，参考电压VH和VL为一相邻电压对，此相邻电压对为电压选择器106从跨越参考电压Vl至V9的多个相邻电压对中选择得来。范围由最低有效位(LSB) d0至最高有效位(MSB)d9的10位输入码被提供至码扩充(Code Expanding)和决定逻辑112。假设电压选择器106于Y个相邻电压对间进行选择，则码扩充和决策逻辑112会由10位输入码中抽出Iog2Y个最高有效位。例如如果图4的实施例中有8个电压对由Vl至V9(例如V1/V2、V2/V3、V3/V4、V4/ V5、V5/V6、V6/V7、V7/V8、V8/V9)，接着，码扩充和决定逻辑112由10位输入码中抽出3个最高有效位(d9、d8、d7)，以用来选择一相邻电压对。码扩充和决定逻辑112提供此3个位至寄存器，例如寄存器110。此3个最高有效位被提供至第一译码器108，第一译码器108 是将此3个最高有效位译码为控制信号来控制电压选择器106，以输出8个可能的VL和VH 对中的一者，其中此8个可能的VL和VH对是对应至输入到译码器108的3位输入码。例如如果[d9 d8 d7]为[1 1 1]，则 VL/VH 对为 V8/V9，且如果[d9 d8 d7]为
，则 VL/VH对为V1/V2。借着以VL和VH来代表的粗略电压范围，2位串行电荷重布数字模拟转换器104可用来输出位于VL至VH范围中的特定电压准位，如以下所述，其中此VL至VH范围是对应至10位输入码。图4绘示一实施例描述N = 1的实施例。亦即码扩充和决策逻辑112将此10位数字输入码扩充1位。在此绘示实施例中，使用此扩充位作为填补字符(filler)或填充位 (padding bit)于10位数字输入码的最低有效位后。此位被设定至一默认值“0”。此7个最低有效位(d6至d0)和一个填补字符或填充位总共8位，码扩充和决策逻辑112提供此 8位至第二寄存器116。当码扩充和决策逻辑112提供偶数个最低有效位数，例如8位最低有效位于11位数字输入码的实施例中，考虑N = 0的实施例。其中填充位一直被设为0，没有伽玛校正(以下叙述)经由此10位结构所提供的码扩充和决策逻辑来进行。在具有伽玛校正的N = 1实施例中，此扩充位可通过逻辑112来动态设定为“0”或“1”。提供此8位码(d6 d5 d4 d3 d2 dl dO 0)至寄存器116。寄存器116被控制来以 2位组合[dH dL]序列的方式连续地/串行地提供所储存的8位码至第二译码器114，此2 位组合[dH dL]序列的方式是从8位码的最低有效位开始，例如组合[dO 0]为第一，接着 [d2 dl]为第二，然后[d4 d3]为第三以及最终组合[d6 d5]为最后。这些码的组合是被第二译码器114所使用，以控制此2位串行电荷重布数字模拟转换器104。2位串行电荷重布数字模拟转换器104是操作来选择介于VL至VH范围的电压，以提供输出至运算放大器102。此电荷重布数字模拟转换器104包含终端电容器C3，此终端电容器C3是连接于低参考电压节点和电荷收集节点109之间，此电荷收集节点耦接至运算放大器102的正输入端，和一对二进制加权电容器C1、C2，每一电容器具有耦接至低参考电压节点的第一端部与分别耦接至第一电容器充电节点105和第二电容器充电节点107的多个第二端部。在充电周期间，电容器Cl的第二端部是经由第一开关电路来选择性的耦接至低参考电压VL或高参考电压VH，此第一开关电路包含一个开关Sl和一对互补开关SH和
SH在充电周期间，电容器C2的第二端部是经由第二开关电路来选择性的耦接至低参考
ο
电压VL或高参考电压VH，此第二开关电路包含开关Sl和一对互补开关SL和;^互补开
ο
关SH和@和互补开关SL和；^是由第二译码器114的输出所控制。在电荷重布周期中，第一电容器充电节点105是经由开关S2来耦接至电荷收集节点109，而第二电容器充电节点107是经由第二开关S2来耦接至电荷收集节点109。为了在重置操作期间来重置电容器，开关S3是耦接于低参考电压节点和电荷重布节点109之间。 开关Si、S2和S3可以多种方式来控制，例如通过时脉控制器发出的时脉信号来控制。对单个2位组合[dH dL]而言，当dH为1时，则开关SH为关闭状态且开关@为开启状态，而当dH为0时，则开关SH为开启状态且开关;^为关闭状态。类似地，当dL为 1时，开关SL为关闭状态且开关$为开启状态，而当dL为0时，开关SL为开启状态且开关 &为关闭状态。电容器C2和C3有电容值C且电容器Cl有电容值2C。明显的是，电容器内的电荷量为电容器的电容值的倍数。所以，假设例如Cl和C2 二者皆同时充电，电容器Cl内的电荷量为电容器C2内的电荷量的二倍。串行电荷重布数字模拟转换器104的操作是通过图4A的辅助来被绘示。在步骤1，开关Sl为开启状态且开关S2和S3皆为关闭状态。当每一电容器的两电极皆耦接至电压VL时，此步骤重置跨在电容器C1、C2和C3上的电压至0V。在步骤1后， 开关S3被开启且维持开启状态直到此程序再进行一次，而此时需要再重置电容C3。在步骤2，为了充电电容器Cl和C2，开关Sl为关闭状态，而开关S2为开启状态。 第一 2位组合[dH dL]，例如由寄存器116提供的[dO 0]，被第二译码器114用来控制开
关SH、@、SL和^如果dH为1，则SH为关闭状态，@为开启状态且电容器Cl是耦接于VH和VL间以进行充电。如果dH为0，则SH为开启状态，@为关闭状态且电容器Cl是耦接至VL和VL间且未被充电。如果dL为1，则SL为关闭状态，g为开启状态且电容器 C2是耦接至VH和VL间，以进行充电。如果dL为0，则SL为开启状态， 为关闭状态且电容器C2是耦接至VL和VL间，其意味着电容器C2未被充电。在步骤3，为了在电容器Cl、C2和终端/收集电容器C3之间，分配任何建立于电容器Cl和C2中的电荷，以及分配电容器C3的残留电荷(在此点上是没有残留电荷)，开关Sl为开启状态而开关S2为关闭状态具体而言，关闭状态的开关S2是将电容器C1、C2和 C3并联于电荷收集节点109和低参考电压节点间。分配此电路中的总电荷，以使每一电容器的电荷与其电容量成比例。亦即，电容器Cl具有总电荷0it。tal) —半的电荷量，而电容器 C2和C3的每一者有四分之一的总电荷量，这是因为总电容值为4C。分配至电容器C3的电荷导致输出节点有一等于1+^3的电压。电压Vra等于0it。tal)/4C。在每一电荷重布相位 /周期期间，将此电路四分之一的总电荷分配至电容器C3。在此步骤后，输出节点电压等于 (2d0+0)/4* (VH-VL)+VL0在此步骤，寄存器116亦加载下2位组合[d2dl]至第二译码器 114，以准备接下来的电容器电荷相位/周期。步骤4是以和步骤2相同的方法以及只以开关SH、@、SL、@来操作，其中开关
SH、@、SL、^；是受到第二例的连续2位码，例如组合[d2dl]的控制。根据[d2 dl]的
值，步骤4可增加电荷至已存在于电容器Cl和C2的电荷上。在步骤5，电容器C1、C2和C3 是于低参考电压节点和节点109间再度被并联连接。电路中的总电荷包含电容器C3中的残留电荷(在步骤3结束时)加上电容器Cl和C2的总电荷(例如这些电容器于步骤3结束时的残留电荷加上步骤4中加到电容器的任何电荷)。此全部总电荷再一次按比例重新分配至3个电容器。此导致除以4的残留电压留在电容器C3中。此输出节点的电压是再次相等于VL+Ve3。在步骤5后，VL+Ve3是相等于电容器C3中的总电荷除以电容器C1/C2/C3的总组合电容量4C的值。在步骤5后，此输出节点电压是相等于(2d2+dl+0. 5d0)/4*(VH-VL)+VL。步骤6到步骤9应该可由上述步骤2到步骤5的说明明显得知。每一阶段在节点 109上所对应造成的电压是绘示于图4B。如图4B所绘示，此时输出节点的电压为1/128 (64d 6+32d5+16d4+8d3+4d2+2dl+d0) * (VH-VL) +VL0亦即，此电压可为从VL (如果提供至寄存器 116的8个位码为0)至VL+127/U8 (VH-VL)(如果提供至寄存器116的最高7个有效位码为1且填充位为0)之间的任一个值。2位串行电荷重布数字模拟转换器结构提供符合下述求和公式的输出电压，其中 “η”和“i”代表差分变量，且其中当i = 1时di代表dl，如果i = 2时di代表d2等。ν,+ ^-ν^Σ (2' di^ * r<"+1)
i=0虽然此处所描述的串行电荷重布数字模拟转换器结构为2位串行电荷重布数字模拟转换器，可理解的是，当需要兼容高阶分辨率时，此结构可被升级。例如3位串行电荷重布数字模拟转换器可有额外的电容量4C的二进制加权电容器，此电容器以和电容器Cl 与电容器C2相同的方式来耦接且通过各个开关电路控制。译码器114可被设定来作为3 位译码器且寄存器116将提供3位组合而不是2位组合。图5和图5A分别绘示另一数字模拟转换器架构100A和其连续操作。架构100A 的各方面和架构100相同，除了 N = 2以外。亦即，此10位输入码的剩余7个最低有效位是借着增加2个额外位d00和d01来扩充至9位。扩充码和决定逻辑112A决定这些二位的值，如以下所详细描述，且由原本输入码提供七位d6至d0和额外位d00和d01至寄存器 116A。接着，寄存器116A提供由9位码推导得到的2位组合至第二译码器114A，此9位码是以2位组合[dH dL]的方式来由扩充码和决定逻辑112A连续提供，首先为最低有效位，
并以上述与图4相关的方式来控制开关SH、S^ SL.^Z亦即，寄存器116A先提供[d00
0]，乩位置中的“0”为填充位；接着[do dOl]；接着[d2 dl]；接着[d4 d3]；而最后为[d6 d5]0图5的电荷重布电路104是和图4的对应的电路结构性地相同。唯一操作上的差异为增加如图5A所示的额外的电荷和重新分配步骤10和11，以及增加各个步骤中所使用的各个位组合，例如图5A以[dH dL]位组合[d00 0]开始而不是如图4A所示的[d0 0]。图6和图6A分别绘示另一数字模拟转换器架构100B和其连续操作。架构100B 各方面和架构100和100A相似，除了 N = 3以外。亦即，此10位码的剰余7位最低有效位是通过增加3个额外位d00、d01、d02来扩充至10位。扩充码和决定逻辑112B决定此三个位值，如以下所详细描述，且由原本的10位输入码提供7位d6至d0和此三个额外位d00、 dOl、d02至寄存器116B。接着，寄存器116B提供由10位码推导的2位组合至第二译码器 114B，此10位码是以2位组合[dH dL]的方式由扩充码和决策逻辑112B连续提供且，首先
为最低有效位，并以上述与图4和图5相关的方式来控制开关SH、；^ SL和&亦即，寄
、ο
存器116B先提供[dOl 00]；接着[d0 d02]；接着[d2 dl]；接着[d4 d3]；和最后[d6 d5]。 值得注意的是，此实施例中不需要填充位“0”。图6的电荷重布电路104是和图4和图5的对应电路结构性地相同。此唯一的操作差异可在绘示于图5A的步骤1至步骤4中被发现，此操作差异使用图6的最先2个2位码而不是图5的最先2个2位码。图7至图9是绘示图4至图6中所绘示的数字模拟转换器架构的实施例，但此架构被加以改良以提供偏移补偿。这些架构的改良操作是分别绘示于有关的图7A、图8A和图 9A。除非另有说明，这些数字模拟转换器结构的操作和结构是分别和图4至图6与图4A至图6A相似。图7绘示数字模拟转换器结构200和图7A绘示顺序步骤，此顺序步骤绘示图 7的数字模拟转换器结构的操作。此数字模拟转换器结构200是相等于图4的数字模拟转换器架构100，除了电荷重布电路104A以外。相较于电荷重布电路104，电荷重布电路104A 包含耦接于节点109和运算放大器102的正输入端间的额外开关S2 ；耦接于运算放大器 102的输出和节点111间的额外开关S2 ；耦接于节点109和节点111间的开关S4 ；耦接于节点111和运算放大器102的正输入端的第四电容器C4。这些额外组件是操作来补偿任何偏移电压，此偏移电压可能为运算放大器102原有的。现请参照图7A，图7A的步骤1至步骤9是相等于以上所描述的与图4A相关的步骤1至步骤9。亦即，执行步骤1至步骤9以充电电容器C3至所需的电压，此所需电压与较低的电压VL相加。在执行步骤9后，此电压(VL+Vra)为图7的节点109的电压。值得注意的是，对步骤1至步骤9而言，开关S4为开启状态，意指电容器C4未连接至节点109。在步骤2、步骤4、步骤6和步骤8期间，所增加的第三和第四开关S2为开启状态。当电容器Cl 和C2在充电时，增加的第三和第四开关S2会将电容器C4由电路断开。然而，在重新分配步骤3、5、7和9期间，触发这些额外的开关S2，以将节点109耦接至运算放大器的正输入端，且创造从运算放大器102的输出经由电容器C4至运算放大器102的正输入端的回馈路径。此连接方式是储存运算放大器102的偏移电压(Vffi)至电容器C4。在此步骤中，运算放大器102的输出电压是相等于节点109的电压减运算放大器102的偏移电压(Vqs)。图7A 绘示额外步骤S10，此步骤在电容器C3完全充电(步骤9)后执行。步骤10为偏移消除步骤。在步骤10，只有触发开关S4，以经由节点111和电容器C4来将节点109连接至运算放大器102的正输入端。值得注意的是，跨越电容器C4的电压代表运算放大器102的偏移电压(Vqs)。将此偏移电压加至节点109以补偿运算放大器102所提供的偏移。因此，运算放大器102的输出电压V。ut更加紧密匹配于节点109的电压。亦即，运算放大器102的输出电压Vout等于节点109的电压(Vltl9)+Vqs-Vqs，例如V109。图8绘示另一数字模拟转换器结构200A且图8A绘示一连续步骤，此连续步骤是绘示图8的数字模拟转换器结构200A的操作。此数字模拟转换器结构200A是相似于图5 的数字模拟转换器结构100A，除了使用上述与图7有关的改良的2位串行电荷重布数字模拟转换器结构104A。如以上所提到的，此改良的电荷重布数字模拟转换器104A有内建偏移消除。现请参照图8A，图8A的步骤1至步骤11是相似于上述与图5A相关的步骤1至步骤 11。亦即，执行步骤1至步骤11以充电电容器C3至所需的电压，此所需电压是与较低电压 VL相加。此电压(VL+V。3)为图8的节点109的电压，在执行步骤11后。用以执行偏移消除的步骤12的操作是和以上描述的图7A的步骤10的操作相同。图9绘示又一数字模拟转换器结构200B，而图9A绘示连续步骤，此连续步骤绘示图9的数字模拟转换器结构200B的操作。此数字模拟转换器结构200B是相等于图6的数字模拟转换器结构100B，除了使用与上述图7A相关的改良的2位串行电荷重布数字模拟转换器结构104A。请参照图9A，图9A的步骤1至步骤11是和上述与图6A相关的步骤1至步骤11相同。亦即，执行步骤1至步骤11以充电电容器C3至所需的电压，此所需电压是与较低电压VL相加。在执行步骤11后，此电压(VL+VC3)为图9的节点111的电压。用以执行偏移消除的步骤12的操作是和以上描述的图7A的步骤10的操作相似。图12绘示另一数字模拟转换器结构200C，其相似于图8A的数字模拟转换器结构 200A，其为具有内建偏移消除且N = 2的10位数字模拟转换器。此数字模拟转换器结构 200A相似于第8A图的数字模拟转换器结构200A，除了移除译码器108和寄存器110 ；将改良的电压选择器106A取代电压选择器106 ；利用码扩充&决定逻辑112C来取代扩充码&决策逻辑112A ；利用寄存器116C来取代寄存器116A ；以及利用第二译码器114C来取代第二译码器114A以外。在此实施例中，每一 VL和VH是可经由电压选择器106A来调至二个不同准位的一者。电压选择器106A接收高供应电压VDD、共模电压VCOM和作为极性控制信号POL的低电源电压VSS作为输入。在功能性上，可将此电压选择器视为一位译码器，用以于相邻电压对 VSS/VC0M和VC0M/VDD来进行选择。输入至电压选择器的信号POL为极性信号且可用以选择电压对VDD/VC0M (对应至正极性信号POL (例如P0L = 1))或电压对VC0M/VSS (对应至负极性信号POL(例如P0L = 0))。熟知各种不同逻辑电路，如时序控制电路的人员，可以用许多方法来产生信号POL。正如图8所示，10位输入码被提供至码扩充和决定逻辑112C。此逻辑112C借着增加2位码至10位码扩充至12位码，且提供此12位码至寄存器116C。寄存器116C是以二个增量ancrement) [dH dL]来串行地(Serially)提供此码至第二译码器114C，以控制 2位串行电荷重布数字模拟转换器104A。此2位串行电荷重布数字模拟转换器104A的操作系相似于上述与图8相关的电荷重布数字模拟转换器，除了不需要任何填充字符和使用额外的相关充电与重新分配步骤，这是因为有6个[dH dL]位组合而不是5个。以上所描述的码扩充和决定逻辑的进一步细节于以下相关的图10和图11讨论。如此领域技术人员所熟知的，液晶显示器以非线性的方法来转换视频信号至光，这是因为液晶显示器的转换曲线、电压与光透射的对比，为非线性。伽玛特性为幂次律关系 (power-law relationship)，此关系大约介于视频信号的编码亮度(黑/灰/白信息)和实际所需的图像亮度之间。液晶显示器将典型地应用一些伽玛特性至视频信号。因此，伽玛反转被应用至输出电压准位，以中和伽玛特性，并且提供或找出介于编码亮度和实际图像亮度间的线性关系。图10绘示源极驱动器的转换曲线的例子。Y轴代表电压且X轴代表输入码。从区域GMAO至区域GMAl的范围为正极性而区域GMA2至区域GMA3的范围为负极性。此曲线绘示伽玛曲线中有线性关系区和非线性关系区。此处描述的码扩充和决定逻辑借着增加N个位数来扩充原始输入的10位码(例如如图10所绘示，由10位至12 位)。较佳的N值为1、2或3，然而本发明并不受限于此。额外的N位是用来提供码的调整，以说明由一给定的电压准位至下一电压准位的转换为线性或非线性。如图10所示，借着增加2位，代表1的原始10位码(0000000001)成为代表4的12位码(000000000100)； 代表2的原始10位码(0000000010)成为代表8的12位码(000000001000)；代表3的原始10位码(0000000011)成为代表12的12位码(000000001100)；等。在线性区域， 直接(straight)的码转换为适当的，例如代表512的10位码(1000000000)成为代表 2048的12位码(100000000000)。然而，在非线性区里，一些码的调整需要说明其非线性。例如对应至原始代表1的10位码(0000000001)的扩充12位码，是通过值+/-k的调整而成为代表4的12位码(000000000100)。亦即，根据K的值，被调整的扩充码可为 (000000000001)(例如:K = -3) (000000000010)(例如:Κ = -2) (000000000110)(例如:Κ =-1) ； (000000000100)(例如:Κ = 0) (000000000101)(例如:Κ = 1) (000000000110)(例如=K = 2) ； (000000000111)(例如K = 3)。图10绘示的转换曲线在码0和码1/2/3间为非线性，而在码512和码513间为线性。可理解的是，图10所绘的转换曲线图只是绘示转换曲线的一个例子，而且各个液晶显示器可与各个独立的转换曲线相关。以上描述的码扩充和决定逻辑是负责(1)通过N数目的位来扩充输入码(例如 由10位至12位)，且(2)决定对所产生的码的适当调整(通过K值)，以适当的达成需要的转换曲线。此处理过程为数字转模拟转换的一部分并绘示于图11中。于步骤300，通过码扩充和决定逻辑来接收M位(例如10位)输入码。于步骤310，此码扩充和决定逻辑将M位扩充至Μ+Ν位。于步骤320，由特定的伽玛曲线推导出适当的输出码。如果此输出码位于液晶显示器电压-转移函数曲线的线性区，则[COdew-COdei] (Μ+Ν位)=[COdej+1-COdej]X2N(M位)， 其中“j”代表原始码中的码数字且“i”代表扩充码中对应的码数字。在线性区域中，相邻扩充码间的码数字差值是简单地通过2N来加权至原始码。例如如果N = 2实施例介于第二码和第三码间的曲线为线性，第二码为4而第三码为8。然而，如输出码位于液晶显示器电压-转移函数曲线的非线性区，则[COdew-COdei] (M+N位)=[COdej+1-COdej] x2N± (M 位)。相邻扩充码间的码数字差值将可有权至原始码，但亦有一调整(+/-K)来提供非线性匹配(Nonlinear Fitting)。此调整是根据液晶显示器电压-转移函数曲线，而码扩充和决定逻辑的可利用查对表或寄存器来储存选择的适当码或/和适当位移。可理解的是， k值并非与每一扩充码皆相同且其值是根据非线性曲线。应了解的是，作为码扩充/决定处理程序的一部分，此非线性伽玛曲线可由可选择的电压对Vl至V9的调整来大致匹配。如步骤330所绘示，所输出的M+N位码是由数字模拟转换器结构的2位串行数字模拟转换器部分所使用，搭配选择的电压对(VH/VL)，如以上与图4至图9相关的叙述，以提供伽玛校正输出电压Vout。此处揭露的数字模拟转换器架构可显著地减少高分辨率数字模拟转换器架构的数字模拟转换器面积，例如使用于数字模拟转换器源极驱动器的数字模拟转换器架构。例如可相信的是，对于10位数字模拟转换器架构而言，相比于使用已知数字模拟转换器架构来完成的10位数字模拟转换器，此处揭露的数字模拟转换器架构至少减少50%面积。此数字模拟转换器架构十分适合高速、大面板和高分辨率显示。虽然本发明已以数个实施例揭露如上，然其并非用以限定本发明，在本发明所属技术领域中任何具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
权利要求
1.一种二级数字模拟转换器，其特征在于，用以根据一 M位数字输入码来输出一模拟电压，包含一 2位串行电荷重布数字模拟转换器，具有接收一高参考电压的一高参考电压输入节点和接收一低参考电压的一低参考电压输入节点；以及一电压选择器，该电压选择器根据该M位数字输入码的至少一部分来将该高参考电压和该低参考电压设定至选择电压。
2.根据权利要求1所述的二级数字模拟转换器，其特征在于，该电压选择器是设置来从多个相邻参考电压对中选择出一相邻参考电压对，以获得该高参考电压和该低参考电压；以及其中该些相邻参考电压对包含8个相邻参考电压对，且其中该电压选择器根据该M位数字输入码的3个最高有效位来选择该相邻参考电压对。
3.根据权利要求1所述的二级数字模拟转换器，其特征在于，该电压选择器是设置来分别设定该高参考电压和该低参考电压至一低电源供应电压和一共模电压，或分别设定该高参考电压和该低参考电压至该共模电压和一高电源供应电压。
4.根据权利要求1所述的二级数字模拟转换器，其特征在于，该2位串行电荷重布数字模拟转换器包含一输出运算放大器且有内建的偏移消除功能。
5.根据权利要求1所述的二级数字模拟转换器，其特征在于，还包含一伽玛校正扩充和决定逻辑，用以根据该M位数字输入码来透过码扩充完成伽玛校正，其中该伽玛校正扩充和决定逻辑将该M位数字输入码扩充1、2或3位。
6.根据权利要求1所述的二级数字模拟转换器，其特征在于，该电压选择器是设置来由多个相邻电压对中选择出一相邻参考电压对，以获得该高参考电压和低参考电压，其中该些相邻参考电压对包含Y个相邻参考电压对，且其中该电压选择器根据该M位数字输入码的该些X个最高有效位来选择出该相邻参考电压对，其中X等于Iog2Y, 其中该二级数字模拟转换器，还包含 一第一逻辑，用以选择该M位数字输入码的X个最高有效位； 一 X位译码器，该X位译码器译码被选择的X个最高有效位，以控制该电压选择器； 一第二逻辑，用以选择该M位数字输入码的Z个最低有效位，其中Z等于M-X ； 一寄存器，用以暂时储存至少该些Z个最低有效位且提供由至少该些Z个最低有效位导出的多个2位组合位；一 2位译码器，该2位译码器具有耦接至该寄存器的一输入和耦接至该2位串行电荷重布数字模拟转换器的一输出；以及一码扩充和决定逻辑，包含用以选择该些Z个最低有效位的第二逻辑，并根据至该M位数字输入码来经由码扩充完成伽玛校正，其中该伽玛校正扩充和决定逻辑是将该M位数字输入码扩充1、2或3位。
7.根据权利要求1所述的二级数字模拟转换器，其特征在于，该2位串行电荷重布数字模拟转换器包含一输出运算放大器，具有一第一运算放大器输入和一第二运算放大器输入，该第一运算放大器输入耦接至该输出运算放大器的输出，而该第二运算放大器输入耦接至一电荷收集节点；一终端电容器，耦接至该电荷收集节点和该低参考电压输入节点间； 一第一电容器，耦接至该低参考电压输入节点和一第一电容器充电节点间； 一第二电容器，耦接至该低参考电压输入节点和一第二电容器充电节点间； 一第一开关电路，用以于多个电容器充电周期中，根据由一 2位控制码序列而得的一 2位控制码的码例来将该第一电容器充电节点耦接至该低参考电压输入节点和该高参考电压输入节点之一，该2位控制码序列是从该M位数字输入码导出；一第二开关电路，用以于该些电容器充电周期中，根据该2位控制码的码例来将该第二电容器充电节点耦接至该低参考电压输入节点和该高参考电压输入节点之一；一第三开关电路，用以于电荷重布周期中，将该第一电容器充电节点和该第二电容器充电节点耦接至该电荷收集节点，其中该电荷重布周期是接着该些电容器充电周期，该第一电容器和该第二电容器相对于另一者具有二进制加权；以及一偏移消除装置，包含一偏移消除电容器，具有耦接至该第二运算放大器输入的一第一端与耦接至一中介节点的一第二端；一第四开关电路，设置来于电荷重布周期间，连接该电荷收集节点至该第二运算放大器输入，以及连接该中介节点至该输出运算放大器的输出；以及一开关，设置来于一最终电荷重布周期后，连接该中介节点至该偏移消除电容器的该 弟一顺。
8.根据权利要求7所述的二级数字模拟转换器，其特征在于，还包含 一重置开关，耦接于该低参考电压输入节点和该电荷收集节点间。
9.一种液晶显示器源极驱动器，其特征在于，包含一二级数字模拟转换器，用以根据一 M位数字输入码来输出一模拟电压，该二级数字模拟转换器包含一 2位串行电荷重布数字模拟转换器，具有用以接收一高参考电压的一高参考电压输入节点和用以接收一低参考电压的一低参考电压输入节点；一电压选择器，该电压选择器是根据该M位数字输入码来将该高参考电压和该低参考电压设定至多个选择准位；以及一伽玛校正扩充和决定逻辑，用以根据该M位数字输入码来透过码扩充完成伽码校正，其中该伽码校正扩充与决定逻辑将该M位数字输入码扩充1、2或3位，且M为10以上的数量。
10.一种液晶显示器源极驱动器，其特征在于，包含一二级数字模拟转换器，用以根据一 M位数字输入码来输出一模拟电压，该二级数字模拟转换器包含一 2位串行电荷重布数字模拟转换器，具有接收一高参考电压的一高参考电压输入节点和接收一低参考电压的一低参考电压输入节点；一电压选择器，该电压选择器是设置来从多个相邻参考电压对中选择一相邻参考电压对，以获得该高参考电压和该低参考电压，该些相邻参考电压对包含Y个相邻参考电压对， 且该电压选择器根据该M位数字输入码的X个最高有效位来选择出该相邻参考电压对，其中X等于lo&Y ；一伽玛校正扩充和决定逻辑，根据该M位数字输入码来透过码扩充完成伽玛校正，该伽玛校正扩充和决定逻辑由该M位数字输入码的Z个最低有效位提供一扩充码，其中Z等于M-X ；以及一 2位译码器，用以根据从该扩充码导出的一 2位组合序列来提供控制信号至该2位串行电荷重布数字模拟转换器。
全文摘要
本发明提供一种二级数字模拟转换器与液晶显示器源级驱动器。源级驱动器包含二级数字模拟转换器。此二级数字模拟转换器是根据M位数字输入码来输出模拟电压。源级驱动器包含2位串行电荷重布数字模拟转换器和电压选择器。2位串行电荷重布数字模拟转换器具有可接收高参考电压的高参考电压输入节点以及可接收低参考电压的低参考电压输入节点。电压选择器是根据M位数字输入码的至少一部分来将高参考电压和低参考电压设定至选定电压。
文档编号G09G3/36GK102281072SQ20111009686
公开日2011年12月14日 申请日期2011年4月14日 优先权日2010年4月23日
发明者刘醇明, 涂能平, 薛福隆 申请人:台湾积体电路制造股份有限公司