专利名称：双稳态显示面板及其数据驱动电路的制作方法
技术领域：
本发明涉及显示技术领域，特别是涉及一种显示面板(例如双稳态显示面板)及其数据驱动电路。
背景技术：
于双稳态显示面板中，交流共同电位(AC Vcom)于各个画面帧期间的转变操作会造成原本无需做显示灰阶更新的像素会进行错误地更新操作，导致出现显示画面褪色问题 (fading issue)0请参阅图1，其绘示出现有技术中因交流共同电位的转变操作而造成的显示灰阶错误更新的情形。于图1中，YDio为画面帧起始脉冲讯号，T为画面帧周期，且Vcom为交流共同电位。从图1可以得知每一画面帧周期T内，交流共同电位Vcom是于半画面帧周期时间点转变至目标电位值。例如于图1中的第一个画面帧周期T内，共同电位Vcom于半画面帧周期时间点从先前值例如-15V转变至目标电位值例如+15V以作为当前画面帧周期T内显示数据所对应的共同电位，而提供给双稳态显示面板的各个像素的显示数据则通常是根据转变后的共同电位Vcom而进行设定的，以藉此决定是否需要更新各个像素的显示灰阶。具体地，于图1中，对应第一条栅极线的显示数据、对应居中栅极线的显示数据与对应最后一条栅极线的显示数据于第一画面帧周期T内原本皆是表示相应的像素无需作显示灰阶更新；其中，对应居中栅极线的显示数据，由于其被开始写入像素的时间是与共同电位Vcom的转变同步因而不存在压差，故可实现原本不更新像素的显示灰阶的目的；然对应第一条栅极线的显示数据与对应最后一条栅极线的显示数据，由于其分别与转变前和转变后的交流共同电位Vcom存在压差，从而导致相应的像素的显示灰阶被错误地更新，进而造成显示画面易出现褪色问题。
发明内容
本发明的目的之一是提供一种数据驱动电路，以解决现有技术中显示画面褪色问题。本发明的再一目的是提供一种采用上述数据驱动电路的显示面板。本发明实施例提出的一种数据驱动电路，适于将显示数据提供至数据线上。其中， 数据驱动电路包括至少一个数据驱动模块，此数据驱动模块包括数据缓冲单元以及开关； 数据缓冲单元用于提供显示数据；开关电性耦接于数据线与数据缓冲单元之间，其根据控制讯号而决定是否将数据缓冲单元所提供的显示数据传递至数据线上。再者，于数据缓冲单元提供的显示数据与某特定电位相同时，控制讯号控制开关断开。在本发明的实施例中，数据驱动模块还可包括控制讯号储存单元，电性耦接至开关并储存用以控制开关的控制讯号的内容。在本发明的实施例中，数据驱动电路还可包括时序控制器，提供数据供应时钟讯号以控制数据缓冲单元提供显示数据的期间。
在本发明的实施例中，上述的控制讯号储存单元根据数据供应时钟讯号以决定提供控制讯号的期间，且控制讯号储存单元提供控制讯号的期间与数据缓冲单元提供显示数据的期间相同。本发明实施例提出的一种显示面板，包括多个像素、多条数据线、多条栅极线以及数据驱动电路。其中，每一数据线电性耦接至这些像素中的一部份，每一栅极线电性耦接至这些像素中的一部份，这些栅极线与这些数据线搭配运作，以使每一数据线在同一时间内所提供的显示数据只被传递至这些像素中的一个；数据驱动电路包括多个数据驱动模块， 每一数据驱动模块包括数据缓冲单元以及开关。数据缓冲单元用于提供显示数据；开关电性耦接至数据缓冲单元与这些数据线中相对应的一个之间并根据控制讯号而决定是否将数据缓冲单元所提供的显示数据传递至相对应的数据线上。再者，于数据缓冲单元提供的显示数据与某特定电位相同时，控制讯号控制开关断开。本发明实施例藉由于数据缓冲单元与数据线之间设置开关，且当数据缓冲单元提供的显示数据与某特定电位(例如当前画面帧周期内的目标共同电位)相同时使此开关处于断开状态，致使与其电性耦接的数据线处于浮接状态，因此不会出现因共同电位的转变而造成的像素的显示灰阶被错误地更新的问题，可有效改善现有技术中存在的显示画面褪色问题。为使本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例， 并结合附图详细说明如下。
图1绘示出现有技术中因交流共同电位的转变操作而造成的显示灰阶错误的情形。图2绘示出相关于本发明实施例的一种双稳态显示面板的结构示意图。图3绘示出图1所示双稳态显示面板进行画面显示的工作原理过程图。附图符号说明YDIO 画面帧起始脉冲讯号T 画面帧周期100 电泳式显示面板110:数据驱动电路llla、lllb、lllc 数据驱动模块1111a、1111b、Illlc 显示数据缓冲单元1113a、1113b、1113c 控制讯号储存单元SW-a、SW-b、Sff-c 开关xoe 控制讯号130:时序控制器Vdata 显示数据Id 数据供应时钟讯号DL (η) DL(n+2)数据线GL (m) GL(m+2)栅极线
P 像素Mp 像素晶体管Cst:储存电容C印d:显示电容Vcom:共同电位xclk 单个显示数据产生时钟讯号xdio 单栅极线显示数据产生时钟讯号pO p8 显示数据内容
具体实施例方式请参阅图2，其绘示出相关于本发明实施例的一种双稳态显示面板的结构示意图。 下面将结合图2以电泳式显示面板(Electrophoretic Display,EPD)作为举例来描述本发明实施例的双稳态显示面板的结构，但本发明并不以此为限。如图2所示，电泳式显示面板100包括多条数据线例如DL(n) DL(n+2)、多条栅极线例如GL(m) GL(m+2)、多个像素P、数据驱动电路110以及时序控制器130，m及η 为正整数。数据线DL(n) DL(n+2)与栅极线GL(m) GL(m+2)交叉设置，各个像素P分别电性耦接至数据线DL(η) DL(n+2)之一与栅极线GL(m) GL(m+2)之一；换言之，每一数据线DL(n) DL(n+2)电性耦接至上述多个像素P中的一部份，每一栅极线GL(m) GL (m+2)电性耦接至上述多个像素P中的一部份，而这些数据线DL (η) DL(n+2)与栅极线 GL(m) GL(m+2)搭配运作以使每一数据线在同一时间所提供的显示数据只被传递至上述多个像素中的一个。更具体地，每一像素P主要包括像素晶体管Mp、储存电容Cst以及显示电容Cepd;像素晶体管Mp的栅极电性耦接至栅极线GL(m) GL(m+2)中的一相应栅极线， 像素晶体管Mp的漏极电性耦接至数据线DL(n) DL(n+2)中的一相应数据线，且像素晶体管Mp的源极通过储存电容Cst及显示电容Gpd电性耦接至共同电位Vcom;在此，储存电容Cst与显示电容Gpd并联相接。如上所述，数据驱动电路110包括多个数据驱动模块例如11 la、11 Ib及11 lc，每一数据驱动模块IllaUllb及Illc电性耦接至数据线DL(η) DL(n+2)之一以向对应的数据线提供显示数据。具体地，数据驱动模块Illa包括数据缓冲单元1111a、开关SW-a以及控制讯号储存单元1113a。数据缓冲单元Illla接收显示数据Vdata并将显示数据Vdata 的内容暂存于其内；数据缓冲单元Illla藉由开关SW-a与数据线DL(n)电性耦接，以在开关SW-a处于闭合状态期间将暂存的显示数据的内容提供至数据线DL(n)上。控制讯号储存单元1113a储存用以控制开关SW-a的断开/闭合状态的控制讯号xoe的内容例如数字内容“0”或“1”。类似地，数据驱动模块Illb包括数据缓冲单元1111b、开关SW-b以及控制讯号储存单元1113b。数据缓冲单元Illlb接收显示数据Vdata并将显示数据Vdata的内容暂存于其内；数据缓冲单元Illlb藉由开关SW-b与数据线DL(n+l)电性耦接，以在开关SW_b处于闭合状态期间将暂存的显示数据的内容提供至数据线DL(n+l)上。控制讯号储存单元 1113b储存用以控制开关SW-b的断开/闭合状态的控制讯号xoe的内容例如数字内容“0” 或“1”。数据驱动模块Illc包括数据缓冲单元1111c、开关SW-c以及控制讯号储存单元1113c。数据缓冲单元Illlc接收显示数据Vdata并将显示数据Vdata的内容暂存于其内； 数据缓冲单元Illlc藉由开关SW-c与数据线DL(n+2)电性耦接，以在开关SW_c处于闭合状态期间将暂存的显示数据的内容提供至数据线DLOi+幻上。控制讯号储存单元1113c储存用以控制开关SW-c的断开/闭合状态的控制讯号xoe的内容例如数字内容“0”或“1”。时序控制器130电性耦接至数据驱动电路110，可用提供数据驱动电路110进行内部操作所需的各种时钟讯号，例如各个数据驱动模块IllaUllb及Illc中控制数据缓冲单元lllla、llllb及Illlc提供显示数据的期间以及控制讯号储存单元1113a、1113b及 1113c提供控制讯号xoe的期间的数据供应时钟讯号Id ；通常，数据缓冲单元lllla、llllb 及Illlc提供显示数据的期间与各自对应的控制讯号储存单元1113a、lli;3b及1113c提供控制讯号xoe的期间相同。需要说明的是，时序控制器130可作为独立于数据驱动电路110 之外的电路模块，亦可作为数据驱动电路110中的一部份，具体则可视实际设计需求而定。请一并参阅图2及图3，其中图3绘示出图1所示双稳态显示面板进行画面显示的工作原理过程图。于图2中，xclk为单个显示数据产生时钟讯号、xdio为单栅极线显示数据产生时钟讯号、xoe为控制讯号、p0 p8为显示数据内容。从图3中可以得知⑴于单栅极线显示数据产生时钟讯号xdio的第一个频率周期内，各个数据驱动模块IllaUllb及Illc中的各个数据缓冲单元1111a、Illlb及Illlc 内的显示数据Vdata的内容依序为p0、pi及p2，而储存于对应的各个控制讯号储存单元 1113a、1113b及1113c内的控制讯号xoe的内容依序为数字讯号“0”、“0”及“0”；⑵于单栅极线显示数据产生时钟讯号xdio的第二个频率周期内，各个数据驱动模块11 la、11 Ib及 11 Ic中的各个数据缓冲单元111 la、111 Ib及111 Ic内的显示数据Vdata的内容依序为p3、 p4及p5，而储存于对应的各个控制讯号储存单元1113a、1113b及1113c内的控制讯号xoe 的内容依序为数字讯号“0”、“1”及“O”；以及(3)于单栅极线显示数据产生时钟讯号xdio 的第三个频率周期内，各个数据驱动模块111a、Illb及Illc中的各个数据缓冲单元1111a、 Illlb及Illlc内的显示数据Vdata的内容依序为p5、p6及p7，而储存于对应的各个控制讯号储存单元1113a、1113b及1113c内的控制讯号xoe的内容依序为数字讯号“0”、“0”及 “1”。(i)当图3中的数据供应时钟讯号Id的第一个脉冲到来之后，由于控制讯号储存单元1113a、1113b及1113c内的控制讯号xoe的内容依序为数字讯号“0”、“0”及“0”，其表示暂存于各个数据缓冲单元lllla、llllb及Illlc内的显示数据内容pO、pi及p2皆与当前画面帧周期内的目标共同电位Vcom不同，开关SW-a、Sff-b及SW_c皆因控制讯号xoe的控制而闭合，暂存于各个数据缓冲单元lllla、llllb及Illlc内的显示数据内容pO、pi及 P2分别被传递至数据线DL(η) DLOi+幻上以写入对应的像素进行显示灰阶更新。(ii)当图3中的数据供应时钟讯号Id的第二个脉冲到来之后，由于控制讯号储存单元1113a、1113b及1113c内的控制讯号xoe的内容依序为数字讯号“0”、“ 1”及“0”，其表示暂存于数据缓冲单元Illla及Illlc内的显示数据内容p3及p5皆与当前画面帧周期内的目标共同电位Vcom不同，但暂存于数据缓冲单元Illlb内的显示数据内容p4皆与当前画面帧周期内的目标共同电位Vcom相同；因此开关SW-a及SW-c皆因控制讯号xoe的控制而闭合，暂存于各个数据缓冲单元Illla及Illlc内的显示数据内容p3及p5分别被传递至数据线DL(n)及DLOi+幻上以写入对应的像素进行显示灰阶更新；而开关SW_b因控制讯号xoe的控制而断开，暂存于数据缓冲单元111 Ib内的显示数据内容p4不会传递至数据线DL(n+l)上，致使数据线DL(n+1)处于浮接状态(floating)，因而对应的像素不会因共同电位Vcom的转变而被错误地进行显示灰阶更新，实现原本不更新显示灰阶的目的。(iii)当图3中的数据供应时钟讯号Id的第三个脉冲到来之后，由于控制讯号储存单元1113a、1113b及1113c内的控制讯号xoe的内容依序为数字讯号“0”、“0”及“ 1”，其表示暂存于数据缓冲单元111 Ia及111 Ib内的显示数据内容p6及p7皆与当前画面帧周期内的目标共同电位Vcom不同，但暂存于各个数据缓冲单元Illlc内的显示数据内容p8皆与当前画面帧周期内的目标共同电位Vcom相同；因此开关SW-a及SW-b皆因控制讯号xoe 的控制而闭合，暂存于数据缓冲单元Illla及Illlb内的显示数据内容p6及p7分别被传递至数据线DL(n)及DL(n+l)上以写入对应的像素进行显示灰阶更新；而开关SW_c因控制讯号xoe的控制而断开，暂存于数据缓冲单元111 Ic内的显示数据内容p8不会传递至数据线DL(n+2)上，致使数据线DL(n+2)处于浮接状态，因而对应的像素不会因共同电位Vcom 的转变而被错误地进行显示灰阶更新，实现原本不更新显示灰阶的目的。从本发明上述实施例可以得知，藉由于数据缓冲单元IllaUllb及Illc与对应的数据线DL(n) DL(n+2)之间分别设置开关SW_a、Sff-b及SW_c，且当数据缓冲单元111a、 Illb和/或Illc提供的显示数据的内容与某特定电位(例如当前画面帧周期内的目标共同电位)相同时使对应的开关SW-a、SW-b和/或SW-c处于断开状态，致使与其电性耦接的数据线处于浮接状态，因此不会出现因共同电位的转变而造成的像素的显示灰阶被错误地更新，可有效改善现有技术中存在的显示画面褪色问题。虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，本领域的技术人员，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰，因此本发明的保护范围是以本发明的权利要求为准。
权利要求
1.一种数据驱动电路，适于将一显示数据提供至一数据线上，该数据驱动电路包括至少一个数据驱动模块，该数据驱动模块包括一数据缓冲单元，提供该显示数据；以及一开关，电性耦接于该数据线与该数据缓冲单元之间，该开关根据一控制讯号而决定是否将该数据缓冲单元所提供的该显示数据传递至该数据线上，其中，于该数据缓冲单元提供的该显示数据与一特定电位相同时，该控制讯号控制该开关断开。
2.如权利要求1所述的数据驱动电路，其中该数据驱动模块还包括一控制讯号储存单元，电性耦接至该开关，该控制讯号储存单元储存用以控制该开关的该控制讯号的内容。
3.如权利要求2所述的数据驱动电路，还包括一时序控制器，提供一数据供应时钟讯号以控制该数据缓冲单元提供该显示数据的期间。
4.如权利要求3所述的数据驱动电路，其中该控制讯号储存单元根据该数据供应时钟讯号以决定提供该控制讯号的期间，且该控制讯号储存单元提供该控制讯号的期间与该数据缓冲单元提供该显示数据的期间相同。
5.一种显示面板，包括 多个像素；多条数据线，每一该些数据线电性耦接至该些像素中的一部份； 多条栅极线，每一该些栅极线电性耦接至该些像素中的一部份，该些栅极线与该些数据线搭配运作，以使每一该些数据线在同一时间所提供的一显示数据只被传递至该些像素中的一个；以及一数据驱动电路，包括多个数据驱动模块，每一该些数据驱动模块包括 一数据缓冲单元，提供该显示数据；以及一开关，电性耦接于该数据缓冲单元与该些数据线中相对应的一个之间，该开关根据一控制讯号而决定是否将该数据缓冲单元所提供的该显示数据传递至相对应的该数据线上，其中，于该数据缓冲单元提供的该显示数据与一特定电位相同时，该控制讯号控制该开关断开。
6.如权利要求5所述的显示面板，其中该数据驱动模块还包括一控制讯号储存单元，电性耦接至该开关，该控制讯号储存单元储存用以控制该开关的该控制讯号的内容。
7.如权利要求6所述的显示面板，还包括一时序控制器，提供一数据供应时钟讯号以控制该数据缓冲单元提供该显示数据的期间。
8.如权利要求7所述的显示面板，其中该控制讯号储存单元根据该数据供应时钟讯号以决定提供该控制讯号的期间，且该控制讯号储存单元提供该控制讯号的期间与该数据缓冲单元提供该显示数据的期间相同。
全文摘要
本发明涉及双稳态显示面板及其数据驱动电路，其中数据驱动电路适于将显示数据提供至数据线上。具体的，数据驱动电路包括至少一个数据驱动模块，此数据驱动模块包括数据缓冲单元以及开关；数据缓冲单元用于提供显示数据；开关电性耦接于数据线与数据缓冲单元之间，其根据控制讯号而决定是否将数据缓冲单元所提供的显示数据传递至数据线上。再者，于数据缓冲单元提供的显示数据与某特定电位相同时，控制讯号控制开关断开。
文档编号G09G3/34GK102184713SQ201110144030
公开日2011年9月14日 申请日期2011年5月31日 优先权日2011年4月12日
发明者朱家贤, 温亦谦, 赖俊吉 申请人:友达光电股份有限公司